## Architecture des ordinateurs

Jeremy Fix

 $27\ {\rm septembre}\ 2025$ 

Ce support de cours a été réalisé, notamment, grâce aux outils suivants :

- Latex/TeXLive 2013 (https://www.tug.org/texlive/)
- GNU Emacs (https://www.gnu.org/software/emacs/) et l'extension Flyspell (http://www-sop.inria.fr/members/Manuel.Serrano/flyspell/flyspell.html)
- Ubuntu 14.04 (http://www.ubuntu.com/)
- inkscape (https://inkscape.org), ipe 7.1.8 (http://ipe.otfried.org/), tikz (http://pgf.sourceforge.net/), l'extension circuitikz (http://www.ctan.org/tex-archive/graphics/pgf/contrib/circuitikz), l'extension tikz-timing (https://www.ctan.org/pkg/tikz-timing)
- logisim (version originale: http://www.cburch.com/logisim/index.html, fork utilisé ici: https://github.com/lawrancej/logisim)
- une machine à café

Ce support de cours est accompagné de sujets de TP réalisés sous logisim. Les sujet sont disponibles à l'adresse http://malis.metz.supelec.fr/~fix\_jer.

# Table des matières

1	Coc	dages et	opérations binaires 1
	1.1	Représe	entation des entiers naturels
		1.1.1	Représentation en base p
		1.1.2	Représentation binaire, p=2
		1.1.3	Représentation hexadécimale, p=16
		1.1.4	Raccourcis de conversion binaire/hexadécimal
		1.1.5	Codage Binary Coded Décimal et Codage de Gray
	1.2	Opérati	ions arithmétiques sur les représentations non signées
	1.3	Représe	entations et opérations avec un nombre fixé de bits
	1.4	Représe	entation des entiers relatifs
		1.4.1	Complément réduit et complément vrai
	1.5	Opérati	ions arithmétiques sur les représentations signées
		1.5.1	Additions/Soustractions
	1.6	Représe	entation des nombres réels : virgule fixe et virgule flottante
		1.6.1	Représentation par virgule fixe (fixed-point)
		1.6.2	Représentation par virgule flottante (floating-point)
		1.6.3	Exemple de la représentation en virgule flottante binary-16
	1.7	Représe	entation des caractères
	1.8	Un exe	mple
<b>2</b>	La	couche	physique et la couche logique 17
	2.1	Un peu	d'électronique
		2.1.1	Niveaux logiques et valeurs de tension
		2.1.2	Transistors CMOS et inverseur
		2.1.3	Portes NAND et NOR à deux entrées
		2.1.4	Autres portes à une ou deux entrées
		2.1.5	Table de vérité et synthèse de circuit logique
		2.1.6	Temps de propagation et notion de chemin critique
	2.2		s de logique combinatoire
		2.2.1	Décodeur
		2.2.2	Multiplexeur / démultiplexeur
		2.2.3	Aléa statique
		2.2.4	Mutiplexeur : universalité et mémoire en lecture seule (ROM)
		2.2.5	Unité arithmétique et logique pour les entiers
		2.2.6	Unité arithmétique en virgule flottante
	2.3	Circuits	s de logique séquentielle
		2.3.1	Verrou/Bascule RS
		2.3.2	Verrou D
		2.3.3	Systèmes logiques synchrones : horloge et fronts montants
			Bascule D synchrone sur front montant : maître esclave
			Réalisation d'un verrou D avec un mutliplexeur
		2.3.6	Registre et mémoire RAM (Random Access Memory)
	2.4		emière architecture interne simple d'un microprocesseur
			Registres internes: accumulateurs, registre d'adresse et compteur ordinal . 43

		2.4.2 2.4.3	Séquencement du chemin de données       4         Exemple       4
3	La c	couche	ISA 5
	3.1	Progra	amme et données en mémoire
		3.1.1	Codage des instructions en mémoire
		3.1.2	Récupérer l'instruction depuis la mémoire (fetch)
	3.2	Génér	er les micro-instructions par une machine à états finis
		3.2.1	Une machine à états finis pour le fetch
		3.2.2	Une machine à états finis par instruction
		3.2.3	Une machine à états finis pour toutes les instructions
	3.3	Séque	ncement microprogrammé du chemin de données
		3.3.1	Circuit logique du séquenceur microprogrammé et interface avec le chemin
		0.0.2	de données
		3.3.2	Les branchements
	3.4		itulons
	0.1	3.4.1	Architecture
		3.4.2	Liste et format des instructions
		9.4.2	Liste et format des instructions
4	Pro	cédure	es, pile et pointeur de pile
	4.1	Motiv	ation
	4.2	La pil	e : modification du chemin de données et nouvelles instructions
	4.3	-	e pour passer des arguments et récupérer des résultats
	4.4	-	et retour de routines
	4.5		ple : nombre de mouvements pour résoudre les tours de Hanoï
	1.0		por inomotio de inodificio podr regoldare les todas de rivido i i i i i i i i i
5	Tra	ductio	n, Compilation, interprétation
	5.1	Langa	ge bas niveau : Assembleur
		5.1.1	Quelques éléments de syntaxe de notre langage d'assemblage 8
		5.1.2	L'assembleur
	5.2	Langa	ge de haut niveau
		5.2.1	Quelques éléments de langages de haut niveau
		5.2.2	Interprété ou compilé
	5.3	Comp	ilateur
		5.3.1	
		5.3.2	La phase d'analyse (frontend)
		5.3.3	Génération et optimisation d'une représentation intermédiaire
		5.3.4	La phase de synthèse
		0.0.4	La phase de synthèse
6	Laı	mémoi	re 9
	6.1	Les di	fférentes formes de mémoire
		6.1.1	Mémoire morte (ROM)
		6.1.2	Mémoire vive (RAM)
		6.1.3	Mémoire de masse : disque dur
		6.1.4	Synthèse des mémoires en lecture/écriture : vive et de masse
	6.2		chie de mémoire
	0.2		
		6.2.1	Principe de localité spatiale et temporelle
	<i>c</i> o	6.2.2	Structure hierarchique de la mémoire : le meilleur des deux mondes 9
	6.3		ire cache
		6.3.1	Cache à correspondance directe
		6.3.2	Cache associatif
		6.3.3	Cache associatif à n entrées
		6.3.4	Cohérence du cache et de la mémoire centrale

TABLE DES MATIÈRES

Bibliographie

7	$\mathbf{Les}$	périphériques et leur gestion par interruption	103
	7.1	Les périphériques d'entée/sortie	103
		7.1.1 Quelques exemples de périphériques	103
		7.1.2 Connexions entre le processeur et les périphériques	104
	7.2	Évènements synchrones et asynchrones : Déroutements et interruptions	107
		7.2.1 Les déroutements	107
		7.2.2 Les interruptions	108
	7.3	Examples d'utilisation des interruptions	111
		7.3.1 Un programme principal et un bouton	111
		7.3.2 Timesharing et ordonnanceur pré-emptif	113
	7.4	Gérer plusieurs interruptions	115
$\mathbf{A}$	Car	te de référence	119

**123** 

## Chapitre 1

# Codages et opérations binaires

#### 1.1 Représentation des entiers naturels

On va ici s'intéresser à la représentation d'un entier naturel. Quand on parle de représentation, il faut bien distinguer le représentant du représenté, et cette distinction est valable quel que soit le langage utilisé et quel que soit l'objet à représenter. Sur la figure 1.1, vous trouverez différents symboles pour représenter des nombres, utilisés par les Egyptiens, les Mésopotamiens et les Shadoks.




FIGURE 1.1 – a) Les egyptiens utilisaient un système additif. Chaque symbole représente une puissance de 10 et est répété autant de fois que nécessaire avec, en partant de la droite : les unités, les dizaines, les centaines et les milliers. Ici, nous avons la représentation de 1527. b) Les Mésopotamiens utilisaient un système mixte additif et positionnel en base 60 il y a environ 4000 ans. Chaque nombre entre 1 et 59 (le zéro allait bientôt apparaître) possède un symbole (en fait, les nombres 1, .. 9 puis 10, 20, .. 50 possède chacun leur symbole, les autres nombres 11, 12, ...49, 51, 52 .. sont construits à partir des premiers) et c'est sa position qui détermine la puissance de 60 à lui affecter. Ici, nous avons la représentation de  $1527 = (20 + 5) * 60^1 + (20 + 7) * 60^0$ . Source : https://fr.wikipedia.org/. c) Le nombre Bu-Zo-Ga-Mu dans le système de numération Shadok, en base 4, soit le nombre  $99 = 1.4^3 + 2.4^2 + 0.4 + 3$ .

Les Egyptiens par exemple représentaient les nombres en base 10 avec un système additif : un symbole est affecté à chaque puissance de 10 et le nombre représenté est égal à la somme des valeurs des symboles. Comme chaque puissance de dix possède un unique symbole la représentant, la position des symboles n'influence pas la valeur représentée. Les Mésopotamiens utilisaient un système mixte positionnel et additif : un symbole est affecté aux unités et aux dizaines entre 1 et 59, ces symboles sont regroupés par paquet dont la valeur est égale à la somme des valeurs des symboles et chaque groupe de symboles se voit affecté une puissance de 60 croissante de droite à gauche. Sur la figure 1.1b, il y a deux paquets de symbole; le paquet le plus à droite code 20 + 7, et le paquet le plus à gauche 20 + 5. La valeur représentée est donc décodée en affectant la puissance  $60^{\circ}$  à 27 et  $60^{\circ}$  à 25 ce qui nous donne : 60 \* 25 + 27 = 1527. On utilise encore de nos jours différentes bases pour représenter des nombres : la base 10 mais aussi les bases 24 et 60 pour les heures, minutes et secondes ou les angles en degrés et comme on va le voir, les bases 2, 8 et 16 sont très utilisées en informatique. Avant de se focaliser exclusivement sur les représentations en base 2 et 16, je vous propose un petit détour assez général par les représentations positionelles en base p qui va nous permettre d'introduire quelques notions qu'on spécialisera ensuite sur les bases

qui nous intéressent.

#### 1.1.1 Représentation en base p

On s'intéresse maintenant uniquement aux systèmes positionnel. Dans un système positionnel en base  $p \in \mathbb{N}$ ,  $p \geq 2$ , un entier naturel n s'écrit de manière unique sous la forme $(a_{k-1}a_{k-2}\cdots a_1a_0)_p$  avec  $\forall i, a_i \in [0, p-1], a_{k-1} \neq 0$ . La valeur associée à cette représentation est donnée par :

$$n = \sum_{i=0}^{k-1} a_i p^i$$

Par exemple, en base 10 la représentation 34 a pour valeur 34  $(a_1 = 3, a_0 = 4)$  puisque :

$$34 = 3.10^1 + 4.10^0$$

On a l'habitude de travailler en base 10 et on ne précise donc jamais la base dans laquelle on travaille mais il faut faire attention au fait que la valeur d'une représentation dépends de sa base. Par exemple si 34 est interprété en base 16, sa valeur vaut  $3.16^1 + 4.16^0 = 52$ . C'est pour cette raison qu'on précisera la base p d'une représentation en notant  $34_{10}$  pour la représentation de 34 en base 10, ou  $34_{16}$  pour la représentation de 52 en base 16. Quand la base n'est pas spécifiée, c'est qu'on considère la représentation en base 10.

Posons nous maintenant la question du changement de la base d'une représentation. Nous savons déjà passer de la représentation en base p à la représentation en base 10:

$$n = \sum_{i=0}^{k-1} a_i p^i$$

Étant donnée la représentation en base 10 d'un entier naturel n, sa représentation en base p s'obtient quand à elle en appliquant des divisions Euclidiennes successives par p. En effet, il suffit de noter que :


$$n = \sum_{i=0}^{k-1} a_i p^i = a_0 + p.(\sum_{i=0}^{k-2} a_{i+1} p^{i+1})$$

Le reste de la division Euclidienne de n par p est donc  $a_0$ , le premier chiffre de la représentation de n en base p. En répétant l'opération sur le quotient, on obtient tout les chiffres de la représentation de n en base p. Par exemple :

Je n'ai pas utilisé, dans l'exemple précédent, les symboles mésopotamiens dans la représentation en base 60, et j'ai plutôt regroupé les chiffres de la représentation par des < . >.

#### 1.1.2 Représentation binaire, p=2

Lorsque la base p=2, on parle de représentation binaire. On utilise alors uniquement les chiffres ou bits 0 et 1. Par exemple, la représentation binaire du nombre n=421 est :



Pour retrouver la valeur représentée, il suffit d'appliquer la formule  $\sum_i a_i p^i$ . Comme, en binaire,  $a_i \in \{0,1\}$ , cela revient à sommer les puissances de deux pour lesquelles  $a_i = 1$ :

Et on a bien 421 = 256 + 128 + 32 + 4 + 1. La représentation binaire est parfois notée avec le préfixe 0b. On notera alors : 421 = 0b110100101. Une représentation binaire sur k bits peut représenter les entiers dans  $[0, 2^k - 1]$ . Par exemple, sur 32 bits, on peut représenter la plage d'entiers [0, 4.294.967.295]. Dans la représentation binaire  $a_{k-1} \cdots a_0$ , le premier bit  $a_{k-1}$  est appelé **bit de poids fort** et le dernier bit  $a_0$  est appelé **bit de poids faible**. Un regroupement de 8 bits est appelé un octet (byte en anglais). Un mot de 32 bits contient donc 4 octets. Un octet (10) peut représenter des entiers naturels dans le domaine [0, 255]. On utilise couramment en informatique des multiples de l'octet : le kilooctet ( $10 = 10240 = 2^{10}$ ), le megaoctet (10 = 10240 = 10240), le gigaoctet (10 = 10240) et de plus en plus fréquemment le téraoctet (10 = 10240). Par exemple, les disques durs grand public atteignent facilement en 2015 une capacité de quelques téraoctets.

#### 1.1.3 Représentation hexadécimale, p=16

Lorsque la base p=16, on parle de représentation hexa décimale. Pour n'utiliser qu'un seul symbole par chiffre, on utilise par convention un mélange de chiffres et de lettres  $0,1,\cdots,9,A,B,\cdots,F$  pour représenter les valeurs  $0,1,\ldots 9,10,\ldots 15$ . Par exemple, la représentation hexa décimale de 421 est :

La représentation hexadécimale est parfois notée avec le préfixe  $0\times$ . On notera alors  $421=0\times1A5$ .

#### 1.1.4 Raccourcis de conversion binaire/hexadécimal

Comme la base hexadécimale est multiple de la base binaire  $16 = 2^4$ , on peut très facilement passer d'une représentation binaire à une représentation hexadécimale et vice versa. Il suffit pour cela de grouper les bits par paquets de 4:

$$421_{10} = (\overbrace{0001}^{(1)} \quad \overbrace{1010}^{A} \quad \overbrace{0101}^{5)_{16}})_{2}$$

Pour la conversion hexadécimale vers binaire, il suffit de mettre bout à bout les représentations binaires de chacun des chiffres de la représentation hexadécimale.

#### 1.1.5 Codage Binary Coded Décimal et Codage de Gray

On verra un peu plus tard que pour certaines utilisations, d'autres codage que ceux présentés jusque maintenant sont très pratiques. Le codage BCD "Binary Coded Decimal" est, disons, un système à deux niveaux. Pour construire la représentation BCD du nombre 421, on met simplement bout à bout les représentations binaires sur 4 bits <sup>1</sup> de chacun des chiffres 4, 2, 1 (d'où le nom décimal codé binaire) :

$$421 = \overbrace{010000100001}^{4} \underbrace{0001}^{2}$$

On verra un peu plus tard que ce codage est particulièrement adapté lorsqu'on souhaite afficher des nombres. Dans une représentation binaire naturelle disons, les chiffres des unités, dizaines, etc.. sont complètement mélangés. Si on veut afficher un entier (sur un afficheur 7 ségments, comme on le verra en TP), il est nécessaire de dissocier les représentations de chacun des chiffres, ce que permet le codage BCD.

Le codage de Gray a été introduit dans les années 1950. Contrairement au codage binaire introduit précédemment, il n'y qu'un et un seul bit qui change entre la représentation des valeurs n et n+1. Vous trouverez ci-dessous une comparaison entre un codage binaire comme introduit précédemment et le code de Gray.

valeur	représentation binaire	représentation de Gray
0	000	000
1	001	001
2	010	011
3	011	010
4	100	110
5	101	111
6	110	101
7	111	100

Il a été introduit notamment pour éviter des états transitoires indésirables lorsqu'on incrémente un nombre <sup>2</sup> et s'avère également très pratique lorsqu'on est amené à simplifier des expressions booléennes avec des tableaux de Karnaugh.

# 1.2 Opérations arithmétiques sur les représentations non signées

L'addition de nombres représentés en base p se fait comme on a l'habitude en base 10. On commence par additionner les chiffres "les plus à droite" et on propage l'éventuelle retenue. Par exemple, en binaire, l'addition  $4_{10} = 1_{10} + 3_{10} = 001_2 + 011_2 = 100_2$  s'écrit <sup>3</sup>:

<sup>1.</sup> Il faut 4 bits pour représenter tous les chiffres de 0 à 9

<sup>2.</sup> Avec une représentation binaire, si un circuit incrémenteur n'a pas la même lattence pour modifier les valeurs des bits, on pourrait, en allant de  $001_2=1$  à  $010_2=2$ , passer par la représentation  $011_2=3$ , ce qui n'est pas le cas avec le codage de Gray puisqu'un seul bit change à chaque étape

<sup>3.</sup> En toute rigueur, nous devrions utiliser un symbole différent pour représenter l'addition entre les représentations dans différentes bases puisque ces opérations travaillent sur des éléments provenant d'ensembles différents

Comme il y a unicité des représentations en base p, vous pouvez aussi tout à fait passer par la base 10 pour faire vos calculs et retourner ensuite en base  $p \ge 2$ :

$$(p-1)_p + (p-1)_p = (p-1)_{10} + (p-1)_{10} = p_{10} + (p-2)_{10} = (1 < p-2)_p$$

Concentrons nous maintenant sur la base p=2 puisque je ne vous cache pas que nous allons essentiellement nous intéresser aux opérations arithmétiques binaires. Commençons par construire la table d'addition de deux bits en dissociant le reste de la retenue (Table 1.1) :

				a	b	r	Retenue	Reste
				0	0	0	0	0
a	b	Retenue	Reste	0	1	0	0	1
0	0	0	0	1	0	0	0	1
0	1	0	1	1	1	0	1	0
1	0	0	1	0	0	1	0	1
1	1	1	0	0	1	1	1	0
		ļ		1	0	1	1	0
				1	1	1	1	1

TABLE 1.1 — Tables d'addition de deux bits avec éventuellement une retenue. Chacun des résultats peut se diviser en une retenue et un reste. Par exemple  $1_2 + 1_2 + 1_2$  produit le reste  $1_2$  et la retenue  $1_2$ .

Les résultats de ce tableau d'addition peuvent être divisés en deux parties : la retenue et le reste. Par exemple,  $0_2+0_2$  produit la retenue  $0_2$  et le reste  $0_2$  alors que  $1_2+1_2$  produit la retenue  $1_2$  et le reste  $0_2$ . D'ailleurs, de manière générale, notez qu'en base  $p \geq 2$ , la retenue sera toujours 0 ou 1 puisque  $(p-1)_p+(p-1)_p=(1< p-2>)_p$  et  $(p-1)_p+(p-1)_p+1_p=(1< p-1>)_p$ ; ce qui donne par exemple : 9+9=18,9+9+1=19;  $F_{16}+F_{16}=1E_{16}$ ;  $F_{16}+F_{16}+1=1F_{16}$ ;  $1_2+1_2=10_2$  et  $1_2+1_2+1_2=11_2$ .

Nous pouvons maintenant introduire un algorithme calculant l'addition de deux entiers naturels et travaillant directement sur les représentations binaires de ces entiers. L'algorithme 1 n'est rien d'autre que l'addition telle qu'on l'a apprise à l'école, c'est à dire posée.

#### Algorithme 1 Addition de deux entiers naturels représentés en binaire

```
1: function Addition (a, b)

2: r \leftarrow 0

3: for i = 0 à n - 1 do

4: c_i = \text{reste}(a_i + b_i + r)

5: r = \text{retenue}(a_i + b_i + r)

6: c_n = r

7: return (c_n c_{n-1} ... c_0)
```

En sommant deux représentations sur n bits, on peut avoir besoin de n+1 bits pour représenter le résultat tel que le bit de poids fort soit non nul. Par exemple  $11_2+01_2=100_2$ . Dans ce cas, on dira que le résultat est le résultat sur n bits, le n+1 ième bit étant appelé la retenue (carry). Par exemple le résultat sur 2 bits de  $11_2+01_2$  est  $00_2$  avec une retenue r=1.

L'algorithme d'addition 1 est naı̈f et nécessite de répéter n fois les opérations "retenue" et "reste". Des algorithmes plus performants, comme l'algorithme de Kogge-Stone permettent de réaliser cette opération en un nombre d'étapes de l'ordre de  $K \times \log(n)$  avec K une certaine constante indépendante de n.

La soustraction peut se poser de la même façon, mais cette fois-ci avec l'emprunt de la retenue si besoin. Je vous représente ci-dessous les différentes étapes pour calculer la soustraction binaire  $100_2 - 001_2$ :

Dans la soustraction,  $100_2 - 001_2$ , la première opération  $0_2 - 1_2$  nécessite d'emprunter une retenue qui est propagée jusqu'au premier chiffre non nul (jusqu'aux "centaines"). L'emprunt d'une retenue aux "centaines" annule le chiffre des "centaines", fait apparaître un deux aux "dizaines" (puisque  $2^3 = 2.2^2$ ) auquel on emprunte également une retenue. On finit par faire la soustraction 2 - 1 = 1. On fait exactement la même chose en base 10, lorsqu'une centaine vaut 10 dizaines et qu'une dizaine vaut 10 unités :

Comment faire quand la première opérande est plus petite que la deuxième? Nous allons le voir dans un instant en introduisant des représentations pour les entiers relatifs, dont une particulièrement adaptée pour faire des opérations de soustraction sur les entiers.

La multiplication en base p se fait, comme on a appris à l'école, en la posant. En binaire, la multiplication est encore plus simple puisqu'elle repose uniquement sur des décalages et des additions. En effet  $11_2 \times 1_2 = 11$ ,  $11_2 \times 10_2 = 110$ , ..; Ainsi :  $11_2 \times 11_2 = 11_2 \times 1_2 + 11_2 \times 10_2 = 11_2 + 110_2 = 1001_2$  (on retrouve bien  $3 \times 3 = 9$ ). Pour la division, on peut aussi procéder en posant la division en base 2 comme on a appris à la poser en base 10.

# 1.3 Représentations et opérations avec un nombre fixé de bits

Jusqu'à maintenant, on ne s'est pas trop soucié du nombre de bits à utiliser pour construire des représentations. Après tout,  $10_2 = 2$ ,  $100_2 = 4$ , 1000 = 8, ... et on pourrait se dire qu'il suffit d'utiliser un nombre de bits suffisant pour représenter une valeur. Sauf que pour réaliser physiquement un ordinateur, il faut se fixer le nombre de bits qu'on va utiliser. Par exemple, les ordinateurs dits "32 bits" et "64 bits" utilisent respectivement des représentations des entiers sur 32 et 64 bits. Se fixant un nombre de bits n, on ne peut pas représenter plus de  $2^n$  valeurs différentes. Le plus petit entier naturel représentable est 0 et le plus grand entier représentable est  $\sum_{i=0}^{n-1} 2^i = 2^n - 1$ . Par exemple, sur une machine 32 bits, les entiers naturels sont limités à la plage [0, 4.294.967.295].

#### 1.4 Représentation des entiers relatifs

Le problème de la représentation des entiers négatifs a connu plusieurs réponses au début du développement des ordinateurs. Nous allons notamment voir deux représentations simples (la représentation par offset et la représentation par valeur signée) mais qui ont chacune un inconvénient avant d'introduire la représentation par complément qui s'est imposée. Le problème de la représentation des nombres négatifs consiste à trouver une représentation des entiers relatifs sur n bits qui permettent de réaliser facilement le codage/décodage en base 10 et les opérations arithmétiques.

#### Codage par offset

Le codage par offset (excess-K,  $offset\ binary$ ) est la façon la plus simple de représenter des k bits

entiers négatifs et positifs. Il consiste à représenter l'entier le plus négatif par  $000\cdots 0$  et l'entier le k bits

plus positif par  $111 \cdots 1$ . Par convention, on représente la plage des entiers  $[-2^{k-1}, 2^{k-1} - 1]$  (qui contient  $2^k$  valeurs). Par exemple, la table ci-dessous donne le codage des entiers par offset pour k=3 bits :

Pour coder un entier relatif  $n \in [-2^{k-1}, 2^{k-1} - 1]$ , on commence par lui ajouter  $K = 2^{k-1}$  et on calcule la représentation non signée de l'entier positif  $n + 2^{k-1}$ . C'est le fait d'ajouter cette constante  $K = 2^{k-1}$  qui donne le nom de codage par offset. Remarquez qu'on pourrait choisir une valeur d'offset différente de  $2^{k-1}$  pour déplacer arbitrairement, selon les besoins, la plage des entiers représentés. Pour décoder la valeur en base 10 d'un nombre codé par offset  $a_{k-1}a_{k-2}\cdots a_1a_0$ , il suffit de décoder la valeur comme si nous représentions un entier non signé et de soustraire au résultat l'offset K, en d'autres termes :

$$n = \sum_{i=0}^{k-1} a_i 2^i - 2^{k-1}$$

En codage par offset, l'entier n=0 est toujours représenté par un 1 sur le bit de poids fort et des k-1 bits

zéros sinon : 0 = 1  $0 \cdots 0$  . On remarquera que les entiers strictement négatif ont un bit de poids fort nul alors que les entiers positifs ont un bit de poids fort égal à 1.

L'addition avec des représentations par offset nécessite un circuit différent de l'addition des représentations non signées. En effet, si nous posons l'addition comme nous l'avons fait avec les représentations non signées, on obtient  $(-1)_{2K} + (1)_{2K} = (-4)_{2K}$ :

$$\begin{array}{cccccc} & 0 & 1 & 0 & 011_{2K} = -2 \\ + & 1 & 0 & 1 & 101_{2K} = 1 \\ \hline & 1 & 1 & 1 & 111_{2K} = 3 \end{array}$$

La représentation par offset n'a pas que des inconvénients. Elle a au moins un avantage, les opérations de comparaison sont très simples. Pour savoir si un nombre est plus grand qu'un autre, il suffit de comparer les représentations bit à bit de gauche à droite, c'est à dire le même circuit que pour comparer des représentations non signées <sup>4</sup>. Dés que deux bits diffèrent, on peut dire quel nombre est plus grand que l'autre :

#### Algorithme 2 Comparaison de deux représentations codées par offset

```
1: function Comparaison(a, b)
 2:
         i \leftarrow n-1
         while a_i == b_i et i \geq 0 do
 3:
             i \leftarrow i - 1
 4:
         if i < 0 then
 5:
              return a égal à b
 6:
         else if a_i = 1 then
 7:
              \mathbf{return} \ a \ \mathbf{plus} \ \mathbf{grand} \ \mathbf{que} \ b
 8:
 9:
         else
              return a plus petit que b
10:
```

<sup>4.</sup> Un peu plus tard, nous introduisons le codage par complément à deux qui nécessite un circuit différent pour comparer les représentations non signées d'une part et les représentations signées d'autre part

#### Codage par valeur signée

Le codage par valeur signée (sign-magnitude) consiste à réserver le bit de poids fort pour coder le signe ( $a_{k-1}=0$  pour les entiers positifs et  $a_{k-1}=1$  pour les entiers négatifs) et le reste de la représentation  $a_{k-2}\cdots a_0$  pour représenter la valeur absolue de l'entier en représentation non

$$k-1$$
 bits  $k-1$  bits

signée. L'entier n=0 admet alors deux codages 0  $0 \cdots 0$  (0 positif) ou 1  $0 \cdots 0$  (0 négatif). Il reste donc un nombre pair de nombres en excluant 0 et un codage sur k bits code donc la plage  $[-2^{k-1}+1,2^{k-1}-1]$ . Par exemple, la table ci-dessous donne la codage des entiers par valeur signée pour k=3 bits :

Entier $n$	-3	-3   -2		0	1	2	3
Codage par valeur signée	$111_{2s}$	$110_{2s}$	$101_{2s}$	$100_{2s}$ ou $000_{2s}$	$001_{2s}$	$010_{2s}$	$011_{2s}$

Cette représentation a le désavantage d'avoir deux représentations pour le 0; Lorsqu'on doit vérifier si un résultat est nul, il faut se comparer à deux représentations possibles. Plus gênant, les opérations arithmétiques nécessitent des circuits différents des opérations arithmétiques sur les représentations non signées. En effet, si on utilise l'addition sur les représentations non signées, le résultat de 1 + (-1) est incorrect :

$$1 + (-1) = (001)_{2s} + (101)_{2s} = (110)_{2s} = -2$$

#### 1.4.1 Complément réduit et complément vrai

Les deux représentations introduites précédemment (par offset et par valeur signée) ont chacune l'inconvénient de nécessiter des circuits spécialisés (différents de ceux impliqués pour les opérations sur les représentations non signées) pour les opérations arithmétiques. Posons nous donc la question de la représentation des entiers négatifs de la manière suivante : soit une représentation  $a_{k-1}...a_0$  d'un entier a, quelle doit être la représentation  $b_{k-1}...b_0$  de la valeur -a de telle sorte que l'addition

posée donne 
$$\overbrace{0000}^{k \text{ bits}}$$
?

Si on prends  $b_i = 1 - a_i$  et qu'on ajoute 1 au résultat , alors :

	$a_{k-1}$	$a_{k-2}$	• • •	$a_0$
+	$1 - a_{k-1}$	$1 - a_{k-2}$	• • •	$1 - a_0$
	1	1	1	1
+	0	0	0	1
(1)	0	0	0	0

On appelle **complément à un** de la représentation  $a_{k-1}...a_0$ , la représentation  $(1-a_{k-1})..(1-a_0)$ . Le codage par complément à un sur k bits d'un nombre négatif s'obtient en inversant tout les bits (remplacer les 0 par des 1 et les 1 par des 0) de la représentation non signée de sa valeur absolue sur k-1 bits. Par exemple, avec k=3 bits :

$$3 = 011_2; -3 = 100_2$$

On appelle **complément à deux** de la représentation  $a_{k-1}...a_0$ , la représentation  $(1-a_{k-1})..(1-a_0)+1$ . Le codage par complément à deux s'obtient simplement en inversant tout les bits (pour construire le complément à un) et à ajouter 1 au résultat. La table ci-dessous donne le codage des entiers par complément pour k=3 bits :

Entier $n$	-4	-3	-2	-1	0	1	2	3
Codage par complément à un	-	100	101	110	111 ou 000	001	010	011
Codage par complément à deux	100	101	110	111	000	001	010	011

Notez que pour la représentation de "0", on part de "000", on calcule son complément à 1, soit "111" auquel on ajoute 1 en gardant le résultat sur 3 bits et donc en ignorant la retenue. Quelques exemples supplémentaires :

$$42 = 0010$$
  $1010$  complément à un  $1101$   $0101 \stackrel{+1}{\Rightarrow} 1101$   $0110 = -42$   $-42 = 1101$   $0110$  complément à un  $0010$   $1001 \stackrel{+1}{\Rightarrow} 0010$   $1010 = 42$ 

Le "complément à un" donne deux représentations du 0 et permet de représenter la plage des entiers  $[-2^{k-1} + 1, 2^{k-1} - 1]$ . La représentation par complément à deux ne donne qu'une représentation du 0 et permet de représenter les entiers  $[-2^{k-1}, 2^{k-1} - 1]$ . Le bit de poids fort d'un nombre négatif est à 1, le bit de poids fort d'un nombre positif est à 0.

On retiendra les étapes de conversion suivante. Pour convertir un entier  $n \in [-2^{k-1}, 2^{k-1} - 1]$  dans sa représentation en complément à deux :

- Si  $n \geq 0$ , on calcule sa représentation non signée
- Si n < 0, on calcule la représentation non signée de -n, on inverse tout les bits et on ajoute 1

Pour calculer la valeur décimale d'une représentation par complément  $a_{k-1}...a_0$ :

- si  $a_{k-1} = 0$ , le nombre est positif et sa valeur est  $\sum_{i=0}^{k-2} a_i 2^i$ ,
- si  $a_{k-1} = 1$ , le nombre est négatif. Sa valeur absolue est calculée en complémentant la représentation  $(1 a_{k-2})..(1 a_0) + 1$  et en calculant sa valeur.

On peut aussi directement calculer la valeur décimale d'une représentation par complément à deux grâce à la formule :  $(a_{k-1}...a_0)_2 = -a_{k-1}2^{k-1} + \sum_{i=0}^{k-2} a_i 2^i$ .

#### 1.5 Opérations arithmétiques sur les représentations signées

#### 1.5.1 Additions/Soustractions

Nous considérons ici uniquement la représentation par complément à deux, car, comme nous l'avons esquissé précédemment, cette représentation facilite les opérations arithmétiques. L'addition en complément à deux se réalise de la même façon que l'addition sur les représentations non signées :

a	b	r	Retenue	Reste
0	0	0	0	0
0	1	0	0	1
1	0	0	0	1
1	1	0	1	0
0	0	1	0	1
0	1	1	1	0
1	0	1	1	0
1	1	1	1	1

#### Algorithme 3 Addition de deux entiers relatifs représentés en complément à deux

```
1: function Addition(a, b)

Require: Deux entiers a = (a_{n-1}...a_0)_2, b = (b_{n-1}...b_0)_2 codés sur n bits

Ensure: La représentation (c_{n-1}...c_0)_2 sur n bits de c = a + b

2: r \leftarrow 0

3: for i = 0 à n - 1 do

4: c_i \leftarrow \text{reste}(a_i + b_i + r)

5: r \leftarrow \text{retenue}(a_i + b_i + r)

6: return (c_n c_{n-1}..c_0)
```

Par exemple, pour réaliser l'opération 3 + (-2) sur k = 3 bits, on commencera par construire les représentations par complément à deux de 3 et -2:

```
3 = (011)_2
```

$$2 = (010)_2 \Rightarrow (-2) = (110)_2$$
 et on posera l'addition :
$$0 \quad 1 \quad 1 \\ + \quad 1 \quad 1 \quad 0 \\ \hline (1) \quad 0 \quad 0 \quad 1$$

La valeur décimale de la représentation en complément à deux 001 est :  $-0 \times 2^3 + 1 = 1$ . Calculons maintenant 2 + (-3) :

$$3 = (011)_2 \Rightarrow (-3) = (101)_2$$
  
 $2 = (010)_2$   
et on pose l'addition :  
 $1 \quad 0 \quad 1$   
 $+ \quad 0 \quad 1 \quad 0$ 

La valeur décimale de la représentation en complément à deux 111 est :  $-1 \times 2^3 + 1 + 2 + 4 = -1$ . On trouve également la valeur décimale en complémentant  $\overline{111_2} + 001_2 = 001_2 = 1$  et en retournant l'opposé.

Utilisant un nombre fixé de bits pour représenter les valeurs, certaines opérations peuvent conduire à des résultats faux. Lorsque le résultat d'une opération arithmétique est plus petit que le plus entier représentable ou plus grand que le plus grand entier représentable, on peut avoir un dépassement de capacité (**overflow**). Le dépassement de capacité apparaît lorsque l'addition de deux nombres positifs conduit à la représentation d'un nombre négatif ou lorsque l'addition de deux nombres négatifs conduit à la représentation d'un nombre positif; il ne peut jamais apparaître lors de l'addition d'un nombre positif et d'un nombre négatif. Par exemple, si on additionne 3+3 sur k=3 bits, un dépassement de capacité se produit :

En effet  $110_2$  est la représentation en complément à deux du nombre négatif  $-6 \neq 3+3$ . Le problème apparaît aussi en additionnant des nombres négatifs, (-3) + (-3) sur k=3 bits. Les représentations en complément à deux de -3 étant  $101_2$ , l'addition donne :

La représentation  $010_2$  a pour valeur  $2 \neq -6$  en complément à deux. Dans le cas précédent, il y a overflow et génération d'une retenue mais il n'y a pas équivalence entre les deux. L'exemple cidessous conduit à la génération d'une retenue sans pour autant qu'il y ait dépassement de capacité.

Une règle que je ne détaillerais pas est qu'il y a dépassement de capacité si et seulement si la retenue entrante lors du calcul du bit le plus à gauche (le bit de signe) est différente de la retenue sortante. Nous ne détaillerons pas plus le débordement de capacité mais c'est un aspect à prendre en compte lorsqu'on réalise des circuits réalisant ces opérations arithmétiques.

# 1.6 Représentation des nombres réels : virgule fixe et virgule flottante

#### 1.6.1 Représentation par virgule fixe (fixed-point)

On va maintenant rapidement présenter des représentations de nombres réels en introduisant la représentation à virgule fixe et la représentation à virgule flottante. Pour comprendre la représentation par virgule fixe, commençons par regarder un exemple en décimal. Le nombre décimal 26.5 peut se décomposer, en étendant ce que nous avons fait lorsque nous avons introduit la représentations des entiers naturels, de la manière suivante :

$$26.5 = 2 \times 10^{1} + 6 \times 10^{0} + 5 \times 10^{-1}$$

Si on utilise maintenant une représentation binaire, on peut affecter à chacune des positions une puissance de  $2:2^2,2^1,2^0,2^{-1},2^{-2},...$  Le seul problème est de savoir où placer la virgule lorsqu'on voit la représentation 110101. Si la virgule se trouve à la fin du mot, alors  $110101_2 = 2^0 + 2^2 + 2^4 + 2^5 = 53$ . Si la virgule se trouve juste avant la fin du mot, disons 11010.1, alors :  $11010.1 = 2^{-1} + 2^1 + 2^3 + 2^4 = 26.5$ . Il n'y a pas d'autre choix que de se fixer une convention en précisant le nombre de bits  $n_e$  utilisés pour représenter la partie entière et le nombre de bits  $n_f$  utilisés pour représenter la partie fractionaire. Une représentation à virgule fixe avec  $n_e$  bits pour la partie entière et  $n_f$  bits pour la partie fractionaire sera notée  $Q < n_e > . < n_f >$ . Par exemple, Q2.14 utilise 2 bit pour la partie entière et 14 bits pour la partie fractionnaire avec une représentation sur 16 bits en tout.

Pour construire la représentation à virgule fixe du nombre réel 26.5, on isolera la partie entière 26 et la partie fractionnaire .5 La partie entière s'écrit  $26 = 16 + 8 + 2 = (11010)_2$  et la partie fractionnaire  $0.5 = 2^{-1}$ . Avec une représentation à virgule fixe Q7.1, le réel 26.5 s'écrit 00110101. On peut remarquer que certaines opérations s'effectuent très simplement avec une représentation par virgule fixe. Par exemple, multiplier par 2 la représentation 00110101 revient à décaler la représentation à gauche et à construire sur 8 bits la représentation 01101010 dont la valeur  $^5$ , dans une représentation Q7.1 est :

$$\sum_{i=0}^{k-1} a_i 2^{i-n_f} = 0 \times 2^{-1} + 1 \times 2^0 + 0 \times 2^1 + 1 \times 2^2 + 0 \times 2^3 + 1 \times 2^4 + 1 \times 2^5 + 0 \times 2^6$$
$$= 1 + 4 + 16 + 32 = 53$$

Remarquez que pour calculer la valeur décimale d'une représentation  $Q < n_e > < n_f >$ , il suffit d'interpréter la représentation comme une représentation d'un entier naturel et de multiplier la valeur décimale trouvée par  $2^{-n_f}$  puisque :

$$\sum_{i=0}^{k-1} a_i 2^{i-n_f} = 2^{-n_f} \sum_{i=0}^{k-1} a_i 2^i$$

Et on retrouve à droite de l'équation le terme  $\sum_{i=0}^{k-1} a_i 2^i$  pour calculer la valeur décimale d'un **entier naturel**.

Comme pour la représentation des entiers négatifs utilisait le complément à deux, la représentation des nombres négatifs en virgule fixe utilise également le complément à deux. Par exemple, en notation à virgule fixe Q4.2, le réel 3.5 s'écrit :  $3.5 = 2^1 + 2^0 + 2^{-1} = 001110_2$ . Son complément à deux est  $-3.5 = 110010_2$ . On peut alors calculer 5.25 - 3.5:

Comme le bit de poids fort de  $111\underline{001}_2$  est égal à un, le nombre est négatif, son opposé est représenté par le complément à deux de  $\overline{111001}_2+1_2=000111_2$  dont la valeur avec la représentation Q4.2 est bien  $1\times 2^0+1\times 2^{-1}+1\times 2^{-2}=1.75$ . Pour calculer directement la valeur décimale a d'une représentation signée à virgule fixe  $a_{k-1}...a_0$  dans un système  $Q< n_e>< n_f>$ , il faut utiliser une formule similaire au calcul de la valeur d'un entier d'une représentation en complément à deux :

$$a_{10} = 2^{-n_f} (-a_{k-1}2^{k-1} + \sum_{i=0}^{k-2} a_i 2^i), k = n_e + n_f$$

La valeur signée de  $111001_2$  est -7, donc la valeur de  $111001_2$  dans le système Q4.2 est  $2^{-2} \times (-7) = -1.75$ .

<sup>5.</sup> la formule pour calculer la valeur s'applique ici parce que la valeur en positive. Si des nombres négatifs sont représentés, comme décrit un peu plus loin, il faudra faire attention au bit de signe

Pour finir, remarquez que les opérations arithmétiques sur les représentations à virgule fixe sont identiques aux opérations arithmétiques sur les entiers, contrairement aux opérations arithmétiques sur les représentations à virgule flottante que nous allons voir dans un instant. Cela conduit parfois à préférer cette représentation dans des applications de traitement du signal.

#### 1.6.2 Représentation par virgule flottante (floating-point)

Dans les années 1980-1990, le standard IEEE-754 a été introduit pour représenter les nombres réels avec une représentation dite à virgule flottante. Une version mise à jour a été proposée en 2008 [IEE, 2008]. Le standard a été mis au point pour apporter un certain nombre de garanties quand aux erreurs introduites par le fait qu'on travaille en précision finie. Ce standard permet également de représenter l'ensemble étendu des réels auquel est ajouté des nombres spéciaux qNan et sNan :  $S = \mathbb{R} \cup \{-\infty, \infty\} \cup \{\text{sNan}, \text{qNan}\}$ . Les "nombres" sNan et qNan permettent de gérer des exceptions en représentant les résultats d'opérations telles que  $0/0, \infty/\infty, \sqrt{x}, x < 0, \ldots$ .

La représentation par virgule flottante est basée sur la notation scientifique des nombres. La notation scientifique d'un nombre décimal est de la forme :

En base 
$$10: x = \pm m \times 10^e, m \in [0, 10[, e \in \mathbb{Z}$$

Dans cette notation, m est appelé la mantisse, et e l'exposant. Il existe des valeurs pour lesquelles plusieurs représentations sont possibles dans cette notation. Par exemple,  $1245 = 1.245 \times 10^3 =$  $0.1245 \times 10^4 = 0.01245 \times 10^5$ . Dans le standard IEEE, les représentations  $0.1245 \times 10^4$ ,  $0.01245 \times 10^5$ , ..., i.e. telles que  $m \in [0,1[$ , sont appelées les représentations dénormalisées de la valeur 1245. La représentation  $1.245 \times 10^3$ , i.e. telle que  $m \in [1, 10]$ , est appelée la représentation normalisée de la valeur 1245. La chose importante à noter ici est qu'il peut exister plusieurs représentations dénormalisées mais une unique représentation normalisée 6. Un nombre fixé de bits étant utilisé pour représenter la mantisse (m = 1.245, m = 0.1245,m = 0.01245), la représentation normalisée est celle qui utilise au mieux l'espace de représentation puisque les représentations dénormalisées occupent de l'espace inutilement pour représenter les 0 en tête du nombre. Néanmoins, ces représentations dénormalisées permettent d'accroître le domaine représentable puisque e est borné. Prenons un exemple, si l'exposant  $e \in [-128, 127]$  et supposons qu'on s'autorise 3 chiffres pour représenter la mantisse. Si nous considérons uniquement des représentations normalisées, le plus petit nombre positif non nul représentable est  $1.00 \times 10^{-128}$ . En autorisant des représentations dénormalisées, le plus petit nombre positif non nul représentable est  $0.01 \times 10^{-128}$ .

En généralisant à n'importe quelle base p, la notation scientifique s'écrit :

En base p: 
$$x = \pm m \times p^e, m \in [0, p], e \in \mathbb{Z}$$

et en binaire, on a la propriété intéressante que la mantisse est toujours comprise dans l'intervalle [0, 2], i.e. le bit de poids fort de la mantisse est 0 ou 1 :

En base 
$$2: x = \pm m \times 2^e, m \in [0, 2], e \in \mathbb{Z}$$

Pour représenter un nombre réel sous la forme d'une séquence de bits, il faut représenter :

- le signe : 1 bit suffit
- la mantisse sur  $n_m$  bits
- l'exposant sur  $n_e$  bits

pour un total de  $k = 1 + n_m + n_e$  bits. Le standard IEEE-754 introduit plusieurs standards binary - k en précisant la taille des mots pour représenter la mantisse et l'exposant, en voici quelques un :

- binary-16: k = 16 bits, 1 bit de signe,  $n_e = 5$  bits pour l'exposant,  $n_m = 10$  bits pour la mantisse
- binary-32 : k=32 bits, 1 bit de signe,  $n_e=8$  bits pour l'exposant,  $n_m=23$  bits pour la mantisse
- binary-64: k = 64 bits, 1 bit de signe,  $n_e = 11$  bits pour l'exposant,  $n_m = 52$  bits pour la mantisse

<sup>6.</sup> Cela veut notamment dire que pour comparer deux nombres en virgule flottante, il faudra s'assurer de normaliser les représentations et ne pas faire une comparaison bit à bit naïvement

Schématiquement, une représentation à virgule flottante se présente comme ci-dessous :

signe S (1 bit) | exposant E 
$$(n_e \text{ bits})$$
 | mantisse M  $(n_m \text{ bits})$ 

La valeur v de cette représentation s'obtient alors comme suit :

- Si 
$$E = 11 \cdots 1_2 = 2^{n_e} - 1$$
 et  $M = 00 \cdots 0_2 = 0$ , alors  $v = (-1)^S \infty$ ,

— Si 
$$E = 11 \cdots 1_2 = 2^{n_e} - 1$$
 et  $M \neq 0$ , alors  $v \in \{\text{qNan, sNan}\}$ ,

— Si 
$$E = 00 \cdots 0_2 = 0$$
 et  $M = 00 \cdots 0_2 = 0$ , alors  $v = (-1)^S 0$ , i.e.  $(\pm 0)$ ,

— Si 
$$E=00\cdots 0_2=0$$
 et  $M\neq 0$ , alors nous avons une représentation dénormalisée et

$$v = (-1)^S \cdot 2^{1-K} M \cdot 2^{-m_n}$$

avec 
$$K = 2^{n_e - 1} - 1$$
,

— Si  $E \in [1, 2^{n_e} - 2]$ , alors nous avons une représentation normalisée et

$$v = (-1)^S \cdot 2^{E-K} (1 + M \cdot 2^{-m_n})$$

avec 
$$K = 2^{n_e - 1} - 1$$

#### 1.6.3 Exemple de la représentation en virgule flottante binary-16

Dans cette partie, on se propose de regarder un peu plus en détails les valeurs représentées par un standard particulier, le standard binary-16, pour le codage des réels en virgule flottante. On donne dans la table ci-dessous quelques examples de représentations binaires binary-16 ainsi que la valeur représentée. Pour rappel, dans le standard binary-16, on utilise une représentation sur 16 bits avec 1 bit de signe,  $n_e = 5$  bits pour l'exposant,  $n_m = 10$  bits pour la mantisse. Pour le codage de l'exposant, l'excès est K = 15. L'exposant peut donc prendre des valeurs dans [-14, 15]

Rep	résentation l	binary-16	Valeur représentée	Note
Signe	Exposant	Mantisse		
0	00000	$0 \cdots 0$	+0	
1	00000	$0 \cdots 0$	-0	
$\mathbf{s}$	00000	$0 \cdots 01$	$(-1)^s 2^{-14} 1 \cdot 2^{-10} = (-1)^s 2^{-24}$	Plus petit réél dénormalisé
$\mathbf{S}$	00000	$0 \cdots 10$	$(-1)^s 2^{-14} 2 \cdot 2^{-10} = (-1)^s 2^{-23}$	Second plus petit réel
$\mathbf{s}$	00000	$1 \cdots 11$	$(-1)^s(2^{-14}-2^{-24})$	Plus grand réel dénormalisé
$\mathbf{s}$	00001	$0 \cdots 00$	$(-1)^s 2^{1-15} = (-1)^s 2^{-14}$	Plus petit réel normalisé
S	11110	$1 \cdots 11$	$(-1)^s 2^{15} (2 - 2^{-10})$	Plus grand réel normalisé
$\mathbf{S}$	11111	$0 \cdots 00$	$(-1)^s \infty$	
X	11111	$M, M \neq 0$	NaN (sNan ou qNan)	Exception, e.g $0/0$ ,

TABLE 1.2 – Quelques exemples de représentation binaire du standard binary-16 de la norme IEEE-754 et de la valeur représentée. Dans les représentations binaires, le chiffre "x" indique 0 ou 1 indifféremment, i.e. signifie que la valeur de ce chiffre n'est pas pris en compte.

Pour donner un ordre de grandeur en base  $10: 2^{-24} \approx 6.10^{-8}, 2^{15}(2-2^{-10}) = 65504.$ 

#### 1.7 Représentation des caractères

En informatique, une information est codée exclusivement par des séquences de 0 et 1. On a vu précédemment comment coder des entiers et des réels en binaire mais on a également besoin de trouver un moyen de coder du texte (caractères '0', '1', 'A', 'é'; ponctuation!,? espace, ...; symboles spéciaux comme €, \$, @) comme une séquence de 0 et 1. Pour coder/décoder des caractères, il faut se mettre d'accord sur le nombre de bits utilisés pour représenter un caractère (pour pouvoir ségmenter une longue séquence de 0 et de 1 en caractères) et sur une table associant un mot binaire à un caractère. Dans les années 1980-1990, il y avait plusieurs normes pour coder les

caractères qui sont apparues à travers le monde : l'ASCII aux Etat-unis, le KOI8-R en Russie, ... Ces normes proposaient d'encoder les caractères sur 7 ou 8 bits mais le fait que les normes soient nées indépendemment les unes des autres rendait les systèmes difficilement interopérables et très spécifiques (en Russe, il faut pouvoir représenter l'alphabet cyrillique). Par exemple, l'ASCII (American Standard Code for Information Interchange) développé aux Etat-Unis, utilise 7 bits (128 valeurs possibles) pour coder des caractères dont les codes apparaissent sur la table suivante <sup>7</sup>.

b7	0 0	0	0	1 1 1
b6	0 0	1	1	0 0 1 1
b5	0 1	0	1	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$
BITS	•		•	
	CONTROL	SYM	BOLS	LIDDED CACE LOWED CACE
	CONTROL	NUM	BERS	UPPER CASE LOWER CASE
b4 b3 b2 b1			22.10	
	0 16	32	48	64 80 96 112 n
0 0 0 0	NUL DLE			
	0 0 10 20 1 17	20 40 33	30 60 49	60 40 100 50 120 60 140 70 160 65 81 97 113
0 0 0 1	SOH DC1	!	1	A Q a q
0 0 0 1				61 41 101 51 121 61 141 71 161
-	2 18	34	50	66 82 98 114
0  0  1  0	STX DC2	"	2	B R b r
	2 2 12 22 3 19	22 42 35	32 62 51	62 42 102 52 122 62 142 72 162 67 83 99 115
0 0 1 1		11	1 2	
0 0 1 1	3 3 13 23	23 43	33 63	63 43 103 53 123 63 143 73 163 68 84 100 116
			52	
0  1  0  0	EOT DC4	\$	4	D   T   d   t
	4 4 14 24	24 44	34 64	64     44     104     54     124     64     144     74     164       69     85     101     117
0 1 0 1	<sup>®</sup> ENQ   NAK		5	E S U T e T u
0 1 0 1	5 5 15 25	/ <b>0</b> 25 45		
	6 22	38	54	70 86 102 118
0  1  1  0	ACK SYN	&	6	F V f v
	6 6 16 26 7 23	26 46		66 46 106 56 126 66 146 76 166
0 1 1 1	BEL ETB	39	7	G W 103 119 W
0 1 1 1	7 7 17 27	27 47	37 67	67 47 107 57 127 67 147 77 167
	8 24	40	56	72 88 104 120
1 0 0 0	BS CAN	(	8	H   X   h   x
		28 50		70 48 110 58 130 68 150 78 170
1 0 0 1	<sup>9</sup> HT EM	41	9	73   89   105   121   V
1 0 0 1	9 11 19 31	) 51	39 71	
	10 26	42	58	74 90 106 122
1  0  1  0	LF SUB	*	:	J
	A 12 1A 32		1	72 4A 112 5A 132 6A 152 7A 172
1 0 1 1	VT ESC	43 _L	59	75   91   107   123   123   {
1 0 1 1	B 13 1B 33	+ 2B 53	3B 73	73 4B 113 5B 133 6B 153 7B 173
-	10 00	44	60	76 92 108 124
1  1  0  0	FF S FS	,	<	
	C 14 1C 34	2C 54	3C 74	74 4C 114 5C 134 6C 154 7C 174
1 1 0 1	13 CD CC	45	61	77 93 109 125
1 1 0 1	CR GS 35	2D 55	3D 75	75 4D 115 5D 135 6D 155 7D 175
	14 30	46	62	78 94 110 126
1 1 1 0	SO RS		>	N ^ n ~
	E 16 1E 36	2E 56		76 4E 116 5E 136 6E 156 7E 176
	15 31	47	63	79 95 111 127
1 1 1 1	SI US 37	2F 57	? 3F 77	77 4F 117 5F 137 6F 157 7F 177
	r 11 1F 37	2F 57	13F 77	11 4F 111 0F 101 0F 101 (F 177

LEGEND:

CHAR

Victor Eijkhout Dept. of Comp. Sci. University of Tennessee Knoxville TN 37996, USA

<sup>7.</sup> La table ASCII est produite par Victor Eijkhout

1.8. UN EXEMPLE 15

Vous l'aurez remarqué, il nous manque nos caractères accentués; en effet, les américains n'utilisent pas de caractères accentués; et bien sûr bien d'autres caractères manquent pour satisfaire toutes les langues. Il y a eu donc une flopée de normes dont notamment les normes ISO-8859-x, avec x variant de 1 à 16, chacune encodant des caractères d'une langue différente, sur 8 bits. Par exemple, la norme ISO 8859-1 couvre les caractères de la plupart des langues européennes, la norme ISO 8859-5 couvre l'alphabet cyrillique, ... Les normes ISO étendent la norme ASCII en utilisant les mêmes 128 premiers caractères. Comme la norme ISO propose un encodage sur 8 bits, il y a 128 caractères supplémentaires à utiliser. En pratique ces 128 caractères supplémentaires ne sont pas tous utilisés mais en tout cas, en fonction de la norme considérée, ils ne représentent pas la même valeur; Quelques caractères des différentes normes ISO-8859-x sont représentés sur la figure 1.2.

Code	numé	rique						Nu	mér	o de	pa	rtie	d'Is	8 08	859			
binaire	Oct	Déc	Hex	1	2	3	4	5	6	7	8	9	10	11	13	14	15	16
			2															
11100010	342	226	E2	â	â	â	â	т	ق	β	ì	â	â	١	ā	â	â	â
11100011	343	227	E3	ã	ă		ã	у	ك	γ	7:	ā	ā	1	ć	ã	ā	ā
11100100	344	228	E4	ä	ä	ä	ä	ф	J	δ	a:	ä	ä	٦	ä	ä	ä	ä
11100101	345	229	E5	å	ſ	ċ	å	x	p	3	E	å	å	٦	å	å	å	ć
11100110	346	230	E6	æ	ć	ĉ	æ	ц	ن	ζ	r.	æ	æ	9	ę	æ	æ	æ
11100111	347	231	E7	ç	ç	ç	i	ч	٥	η	n.	ç	i	er.	ê	ç	ç	ç
11101000	350	232	E8	è	č	è	č	ш	9	θ	υ	è	č	۲	č	è	è	è
11101001	351	233	E9	é	é	é	é	щ	ی	t	1	é	é	8	é	é	é	é
11101010	352	234	EA	ê	ę	ê	ę	ъ	ي	к	1	ê	ę	-	ź	ê	ê	ê
11101011	353	235	EB	ĕ	ë	ë	ë	ы	÷	λ	Ď.	ë	ë	*	ė	ë	ë	ë
11101100	354	236	EC	Ť	ě	ì	ė	ь		μ	7	ì	ė	•	ģ	Ť	1	ì
11101101	355	237	ED	f	f	í	ĭ	э	æ	ν	D	f	f	٠	ķ	ť	f	ĭ
10101101	255	173	AD	Г				2	SHY					ญ		Si	ΙΥ	
10101110	256	174	AE	®	Ž		Ž	ÿ			®	®	Û	ม	®	®	®	ź
10101111	257	175	AF	37	ż	ż		п		_	=:	15	n	ภ	Æ	Ÿ	-	ż

FIGURE 1.2 – Extrait des normes ISO-8859-x disponibles. Source : https://fr.wikipedia.org/wiki/ISO\_8859.

Plus récemment, un nouveau format, issu du standard Unicode et de la norme ISO 10646, commence à s'imposer : le format UTF-8. Ce format code tout les caractères possibles en utilisant un nombre variable de mots de 8 bits (le format UTF-8 accepte jusqu'à 4 octets).

## 1.8 Un exemple

Pour terminer cette partie, j'aimerais revenir sur la différence entre une valeur et son représentant. Si on considère la séquence binaire ci-dessous (représentée en hexadécimal pour rester compact) :

$$(626F6E6A6F757221)_{16}$$

elle peut représenter plusieurs valeurs :

- la chaîne de caractères "bonjour!" si je considère que la séquence représente des caractères codés en ASCII
- la valeur 7 093 009 341 547 377 185 si je considère que la séquence représente un entier codé sur 64 bits
- l'image si je considère que chaque bloc de 8 bits code le niveau de gris d'un pixel considéré comme noir pour 0 et blanc pour 255,

— ...

## Chapitre 2

# La couche physique et la couche logique

Nous venons de voir comment coder des informations en binaire. Nous allons ici nous intéresser à la manière de manipuler ces représentations et notamment proposer des algorithmes permettant d'effectuer des opérations arithmétiques sur les représentations binaires des nombres. Pour le moment, on ne sait faire ces opérations que sur le papier mais, pour automatiser des calculs, il faut mettre au point des mécanismes physiques (mécaniques, électroniques, optiques) réalisant ces opérations. On commencera par introduire le transistor qui est l'élément majeur des circuits électroniques que nous allons présenter <sup>1</sup> et très vite, nous en ferons l'abstraction en introduisant les portes logiques à partir desquelles nous élaborerons différents circuits particuliers qui nous permettrons de construire notre première architecture.

#### 2.1 Un peu d'électronique

Avant de voir plus en détails comment se construit un ordinateur, il faut introduire quelques éléments d'électronique pour comprendre comment représenter physiquement un bit ainsi que des circuits électroniques permettant de manipuler ces signaux. Ces circuits vont principalement reposer sur le transistor et nous allons voir pourquoi ce composant est particulièrement bien adapté.

#### 2.1.1 Niveaux logiques et valeurs de tension

La représentation d'un bit se fait en électronique par des niveaux de tension. Disons  $^2$ , par exemple, 0V pour un bit au niveau bas b=0 et 1V pour un bit au niveau haut b=1. Cela étant dit, quel est l'état binaire d'une tension à 0.75 V? probablement b=1; 0.25 V? probablement b=0 et qu'en est-il de 0.49V et 0.51V? A cause des défauts de fabrication, des perturbations possibles de l'environnement du circuit, il est nécessaire d'introduire des tolérances et de définir des domaines de tension acceptable pour définir chacun des niveaux logiques. Les circuits électroniques que nous allons considérer vont transformer des tensions d'entrées  $V_{in}$  en des tensions de sortie  $V_{out}$  (fig. 2.1a) et la fonction reliant les deux est appelée fonction caractéristique de transfert (Voltage Transfer Characteristics).

Les fabricants définissent des domaines pour les entrées et sorties dans lesquels ils garantissent le fonctionnement de leur circuit :

- pour les entrées :
  - $-v_{il}$ : tension maximale d'entrée pour que le composant la considère à l'état bas  $b_{in}=0$
  - $-v_{ih}$ : tension minimale d'entrée pour que le composant la considère à l'état haut  $b_{in}=1$
- pour les sorties :

<sup>1.</sup> Un microprocesseur des années 1970 comptait quelques milliers de transistor. En 2015, les microprocesseurs multi-coeurs contiennent une dizaine de milliards de transistors (10.10<sup>9</sup>). Source: https://en.wikipedia.org/wiki/Transistor.count

<sup>2.</sup> Les circuits logiques utilisent généralement des tensions entre 0V et 3.3V ou entre 0V et 5V. On utilise ici 1V à titre d'illustration.




FIGURE 2.1 – a) Vision schématique d'un circuit transformant une tension  $V_{in}$  en une tension  $V_{out}$ . La fonction reliant les deux est la fonction caractéristique de transfert. b) Des marges de bruit doivent être introduites pour garantir le bon fonctionnement de composants interconnectés.

- $v_{ol}$ : tension maximale de sortie que le composant produit pour une sortie à l'état bas  $b_{out}=0$
- $v_{oh}$  : tension minimale de sortie que le composant produit pour une sortie à l'état haut  $b_{out}=1$

Quelle que soit la fonction réalisée par le circuit, le fabricant garantie que si l'entrée représente un état binaire valide  $(V_{in} \in [0, v_{il}] \cup [v_{ih}, V_{cc}])$ , alors la sortie représentera un état binaire valide  $(V_{out} \in [0, v_{ol}] \cup [v_{oh}, V_{cc}])$ . Par ailleurs, pour prendre en compte les imperfections de son circuit, les tolérances de sortie sont plus strictes que les tolérances d'entrée : une sortie est considérée à l'état haut si  $v_{out} \geq v_{oh} > v_{ih}$  et à l'état bas si  $v_{out} \leq v_{ol} < v_{il}$ . En effet, considérons que nous interconnections deux composants comme sur la figure 2.1b. Différentes sources de bruit dûes à l'environnement du circuit conduisent au fait que le potentiel de sortie  $V_{oA}$  est différent du potentiel d'entrée  $V_{iB}$ . Le potentiel de sortie  $V_{oA}$  ne doit pas être vu comme un potentiel constant mais comment étant perturbé par un certain bruit. Si on définit  $v_{ol} = v_{il}$ , et que  $V_{oA} = v_{ol}$ , i.e. la tension maximale pour indiquer un niveau logique bas en sortie de A, la perturbation peut conduire à ce que ce niveau bas soit considéré comme invalide pour le composant B. C'est donc pour garantir qu'une sortie valide demeure une entrée valide, malgré le bruit de transimission, qu'on impose à ce que  $v_{ol} < v_{il}$  et  $v_{oh} > v_{ih}$ . Les différences  $v_{il} - v_{ol}$  et  $v_{oh} - v_{ih}$  sont appelées marges de bruit. Il y aurait beaucoup d'autres choses à dire sur la compatibilité des circuits interconnectés mais nous nous arrêterons là dans ce cours et je vous renvois vers un cours d'électronique pour en savoir plus.




FIGURE 2.2 — Les domaines interdits pour la fonction caractéristique de transfert sont représentés en rouge. Quelle que soit la fonction réalisée par le circuit, la fonction caractéristique de transfert devra toujours éviter les domaines interdits pour s'assurer qu'une entrée valide donne toujours une sortie valide. La fonction représentée en noir est une fonction valide.

Pour en revenir à un seul composant, notez que rien n'interdit de produire une sortie valide si l'entrée est invalide. Cela conduit ainsi à définir des domaines interdits pour la fonction caractéristique de transfert comme illustré sur la figure 2.2, domaines dans lesquels il est interdit de faire passer la fonction de transfert caractéristique.

Raisonner avec la fonction caractéristique de transfert permet d'identifier une caractéristique des circuits permettant de manipuler des "représentations binaires" : ce circuit doit utiliser des composants non linéaires. Au début de l'informatique, dans les années 1930-1940, on utilisait des relais électromécaniques comme par exemple le relais de Joseph Henry illustré sur la figure 2.3.




FIGURE 2.3 – Relai électromécanique de Joseph Henry. Branchons  $v_{out}$  sur la patte 1,  $v_{cc}$  sur la patte 4, la masse sur la patte 5 et  $v_{in}$  sur la bobine, on obtient alors un inverseur. Si  $v_{in}=0$ , la languette métallique 10 relie la patte 1 à la patte 4 donc  $v_{out}=v_{cc}$ . Si  $v_{in}=v_{cc}$ , le champ magnétique de la bobine conduit à placer la languette métallique 10 en contact avec la pièce 12 et donc  $v_{out}=0$ . Illustration de http://history-computer.com.

En pratique, les relais sont encombrants, sujets aux interférences, peu robustes dans le temps puisque mécaniques, gourmands en énergie, ... Dans les années 1950 est apparu le transistor, un interrupteur électronique commandable qui a révolutionné l'informatique.

#### 2.1.2 Transistors CMOS et inverseur

Comme nous venons de le voir, il nous faut disposer d'un composant électronique dont la fonction caractéristique de transfert est non linéaire. Le transistor, apparu dans les années 1950 est justement un composant non linéaire. Il existe plusieurs technologies pour réaliser des transistors (TTL, MOS, ..) et ce n'est pas le sujet de ce cours que de les présenter. On ne s'intéressera qu'à une technologie : le transistor MOSFET (Metal Oxyde Field Effect Transistor) et on va s'abstraire du transistor en le voyant comme un interrupteur commandable. Des transistors TTL et MOS sont représentés sur la figure 2.4 et les transistors MOS sont ceux représentés sur les figures 2.4c, d. Je vous renvois vers un cours de physique des semi-conducteurs pour comprendre le fonctionnement de ces transistors. Nous retiendrons ici deux états de fonctionnement du transitor (passant/saturé ou bloqué) et que l'état dans lequel se trouve le transistor dépends de la différence de potentiel entre la grille et la source.

Pour ce qui nous concerne dans ce cours, un transistor est abstrait comme un interrupteur commandable (fig. 2.5a):




FIGURE 2.4-a) Transistor bipolaire NPN. b) Transistor bipilaire PNP. c) Transistor unipolaire NMOS. d) Transistor unipolaire PMOS

- Pour un transistor NMOS: si une tension nulle est appliquée à la grille, aucun courant ne circule entre le drain et la source: le transistor est bloqué. Si une tension positive est appliquée à la grille, un courant peut circuler entre le drain et la source: le transistor est passant.
- Pour un transistor PMOS : si une tension nulle est appliquée à la grille, un courant peut circuler entre la source et le drain : le transistor est passant. Si une tension positive est appliquée à la grille, aucun courant ne circule entre la source et le drain : le transistor est bloqué.

La technologie CMOS (Complementary Metal Oxyde Semi Conductor) utilise des transistors en paire PMOS et NMOS placés de manière symétrique (fig. 2.5b) :

- les PMOS sont disposés entre l'alimentation  $V_{cc}$  et la sortie du circuit; on parle de réseau "pull-up"
- les NMOS sont disposés entre la sortie et la masse; on parle de réseau "pull-down"




FIGURE 2.5 – a) Les transistors NMOS et PMOS peuvent être vus comme des interrupteurs commandables dont l'état dépends de la différence de potentiel entre la source et la grille. Fixant le potentiel de la source à  $V_{cc}$  pour le PMOS et à la masse pour le NMOS, le transitor est commandé par le potentiel appliqué à la grille. b) En technologie CMOS, les circuits à base de transistor MOS sont construits en utilisant des paires de transistors de type P et de type N. Les types P relient toujours l'alimentation à la sortie et les types N la sortie à la masse.

Un transistor est un système physique auquel il faut un certain temps pour passer entre les états passant et bloqué. Un transistor unipolaire CMOS mets quelques picosecondes  $(10^{-12}s)$  pour commuter. En pratique, le transistor se trouve dans un circuit : soit un circuit de mesure, soit interconnecté avec d'autres composants. Il faut alors prendre en compte une capacité parasite de sortie et le temps de commutation est dépendant de cette capacité et des résistances internes du transistor et qui conduisent à des temps de commutation de l'ordre de la nanoseconde.



FIGURE 2.6 – a) <u>Une</u> réalisation possible d'une porte NOT en technologie CMOS avec une paire de transistors PMOS et NMOS. b) Symbole normalisé (norme Américaine) d'une porte NOT. Sur ce schéma, on ne représente pas les tensions  $V_{cc}$  et la masse qui sont implicites.

L'inverseur : Considérons maintenant le circuit représenté sur la figure 2.6a. La tension appliquée à la grille est appelée  $V_A$  et le circuit est composé d'une paire de MOS de type P et de type N comme dit précédemment. Lorsqu'un état A=0 (une tension suffisamment faible) est appliqué aux grilles, le transistor PMOS (du haut) est passant tandis que le transistor NMOS (du bas) est bloqué. La sortie sera donc  $V_S=V_{cc}$  correspondant à un niveau binaire haut S=1. Au contraire, si un état A=1 (une tension suffisamment proche de  $V_{cc}$ ) est appliqué aux grilles, le transistor PMOS (du haut) est bloqué tandis que le transistor NMOS (du bas) est passant. La sortie sera donc  $V_S=0$  correspondant à un niveau binaire bas S=0. Ces observations sont regroupées dans la table 2.1.

$$\begin{array}{c|cccc} V_A & V_S & & A & S \\ \hline 0 & V_{cc} & & 0 & 1 \\ V_{cc} & 0 & & 1 & 0 \\ a) & & & b) \end{array}$$

Table 2.1 – a) Tensions de sortie en fonction de la tension d'entrée pour le circuit de la figure 2.6a. b) Traduction des niveaux de tensions en niveaux logiques sous la forme d'une **table de vérité**. Cette table de vérité corresponds au circuit appelé **inverseur**.

La table de vérité 2.1b et le circuit associé de la figure 2.6a forment ce qu'on appelle un inverseur, ici réalisé en technologie CMOS <sup>3</sup>. L'inverseur sera représenté sur un schéma comme sur la figure 2.6b.

#### 2.1.3 Portes NAND et NOR à deux entrées

#### Porte NAND

Que se passe t'il si on complique un peu le circuit précédent de la porte NOT en ajoutant une autre entrée comme sur la figure 2.7a. En appliquant le même raisonnement que pour étudier la porte NOT, on en arrive aux tables de tensions entrées/sorties et la table de vérité 2.2.



FIGURE 2.7 – a) <u>Une</u> réalisation possible d'une porte NAND en technologie CMOS avec deux paires de transistors PMOS et NMOS. b) Schéma abstrait d'une porte NAND. Sur ce schéma, on ne représente pas les tensions  $V_{cc}$  et la masse qui sont implicites.

NAND est la dénomination raccourcie de NOT-AND (non-et). Vous pourrez vérifier que la table de vérité obtenue peut s'écrire  $S = \overline{A.B}$ . Une porte NAND sera représentée dans un schéma comme sur la figure 2.7b.

#### Porte NOR

Continuons à expérimenter un peu avec les transistors CMOS et considérons maintenant le circuit de la figure 2.8a. En appliquant le même raisonnement que pour étudier la porte NOT, on en arrive aux tables de tensions entrées/sorties et la table de vérité 2.3.

<sup>3.</sup> on pourrait tout à fait réaliser un inverseur avec uniquement des PMOS ou uniquement des NMOS, ce qu'on appelle respectivement les logiques PMOS et NMOS mais pour des raisons pratiques (sensibilité aux bruits, dissipation thermique), la logique CMOS utilisant des transistors complémentaires est préférée.

$V_A$	$V_B$	$V_S$	A	B	S
0	0	$V_{cc}$	0	0	1
0	$V_{cc}$	$V_{cc}$	0	1	1
$V_{cc}$	0	$V_{cc}$	1	0	1
$V_{cc}$	$V_{cc}$	0	1	1	0
	a)	,		b)	

Table 2.2 – a) Tensions de sortie en fonction des tensions d'entrée pour le circuit de la figure 2.7a. b) Traduction des niveaux de tensions en niveaux logiques sous la forme d'une **table de vérité**. Cette table de vérité corresponds au circuit appelé **NAND** (non-est) et s'écrit aussi sous forme d'équation :  $S = \overline{A.B}$ .



FIGURE 2.8 - a) <u>Une</u> réalisation possible d'une porte NOR en technologie CMOS avec deux paires de transistors PMOS et NMOS. b) Schéma abstrait d'une porte NOR. Sur ce schéma, on ne représente pas les tensions  $V_{cc}$  et la masse qui sont implicites.

$V_A$	$V_B$	$V_S$	A	B	S
0	0	$V_{cc}$	0	0	1
0	$V_{cc}$	0	0	1	0
$V_{cc}$	0	0	1	0	0
$V_{cc}$	$V_{cc}$	0	1	1	0
	a)			b)	'

Table 2.3 – a) Tensions de sortie en fonction des tensions d'entrée pour le circuit de la figure 2.8a. b) Traduction des niveaux de tensions en niveaux logiques sous la forme d'une **table de vérité**. Cette table de vérité corresponds au circuit appelé **NOR** (non-ou) et s'écrit aussi sous forme d'équation :  $S = \overline{A + B}$ .

NOR est la dénomination raccourcie de NOT-OR (non-ou). Vous pourrez vérifier que la table de vérité obtenue peut s'écrire  $S = \overline{A+B}$ . Une porte NOR sera représentée dans un schéma comme sur la figure 2.8b.

#### Et la porte OR?

Les portes NAND et NOR sont les portes les plus immédiates à réaliser en technologie CMOS. Mais elles paraissent bien compliquées. Pourquoi ne pas essayer de réaliser une porte OR? Si on essaye de réaliser une porte OR avec 2 paires de transistors NMOS/PMOS, on entre en contradiction avec le principe évoqué précédemment pour concevoir des circuits CMOS. Une porte AND ressemblerait à quelque chose comme le schéma sur la figure 2.9a. Mais comme on peut le voir, ce circuit intervertit la position des NMOS et PMOS, ce qui est interdit en logique CMOS. Ca c'est la mauvaise nouvelle. Mais la bonne nouvelle en revanche, c'est qu'il est très simple de réaliser une porte OR avec deux portes NAND comme illustré sur la figure 2.9b. En effet, si une même entrée est présentée sur les deux entrées d'une porte NAND, on obtient un inverseur  $\overline{A.A} = \overline{A}$ . Ainsi, on vérifie bien que  $A + B = \overline{A.B.B.} = \overline{A.A.B.B.}$ , ce qui fait bien apparaître les 3 portes NAND utilisées pour construire la porte OR.




FIGURE 2.9 – a) <u>Une tentative infructueuse</u> de réaliser une porte OR avec 2 paires de transistors PMOS/NMOS. Ce schéma contredit le principe de conception des circuits CMOS en intervertissant la position des PMOS et des NMOS. b) Une porte OR peut être réalisée en utilisant deux portes NAND.

Vous pourriez vous dire : "oui mais d'accord, mais on disposait déjà d'une porte inverseur avec seulement une paire de transistor?" Vous auriez raison. Simplement, ici, on esquisse une notion importante : la porte NAND est une porte universelle. On va le voir dans un instant : tout circuit logique spécifié par une table de vérité (quelle que soit la fonction et le nombre d'entrées) peut être réalisé avec des portes NAND à deux entrées. La même remarque peut être faite concernant la porte NOR : la porte NOR est une porte universelle.

#### 2.1.4 Autres portes à une ou deux entrées

Combien de circuits logiques différents à une entrée et une sortie peut-on réaliser? Comme l'entrée peut prendre une parmi deux valeurs (0 ou 1) et la sortie une parmi deux valeurs (0 ou 1), on arrive à un total de  $2^2 = 4$  circuits logiques possibles (table 2.4).

Les deux premières tables de vérité 2.4a et 2.4b donnent toujours en sortie une valeur constante et n'ont que peu d'intérêt. Les deux suivantes sont plus intéressantes. On reconnaît la table de vérité de l'inverseur en 2.4d. La table de vérité 2.4c est l'identité. Cette porte logique a un intérêt pratique : elle permet de renforcer un signal qui s'affaiblit, notamment dans des circuits qui admettent

Table 2.4 – Avec une entrée binaire A et une sortie binaire S, on peut générer 4 circuits dont les tables vérités sont données en a, b, c, et d.

plusieurs sorties qui affaiblissent la puissance de chacune des sorties. Les deux portes "buffer" et "inverseur" ainsi que leur table de vérité sont résumées sur la figure 2.10.

Nom	Table de vérité	Symbole	Notation
Buffer	$\begin{array}{c c} A & S \\ \hline 0 & 0 \\ 1 & 1 \end{array}$	$A \longrightarrow S$	S = A
Inverseur	A S 0 1 1 0	$A \longrightarrow S$	$S = \overline{A}$

FIGURE 2.10 – Table de vérité et symbole des portes logiques buffer et inverseur.

Combien de circuits logiques différents à deux entrées et une sortie peut-on réaliser? Comme chacune des entrées peut prendre deux valeurs (0 ou 1), l'entrée peut être dans  $2^2$  configurations. Pour chacune des configurations d'entrées, on peut définir une valeur de sortie parmi deux (0 ou 1), on arrive à un total de  $2^{2^2} = 16$  circuits logiques possibles (table 2.5).

A	В							16 sc	orties pos	sibles							
0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
0	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
1	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
O	p :	0	A.B	A > B	A	A < B	В	$A \oplus B$	A + B	$\overline{A+B}$	A == B	$\overline{B}$	$A \ge B$	$\overline{A}$	$B \ge A$	$\overline{A.B}$	1

TABLE 2.5 – Il existe  $2^2 = 4$  configurations possibles d'entrées pour un circuit logique à 2 entrées. Pour chacune de ces entrées, on peut choisir 1 parmi 2 sorties pour construire, en principe,  $2^{2^2} = 2^4 = 16$  tables de vérités différentes.

Parmis tout ces circuits, certains se sont vu attribuer un symbole représenté sur la figure 2.11.

Nom	Table de vérité	Symbole	Notation
NAND	A B S 0 0 1 0 1 1 1 0 1 1 1 0	$A \longrightarrow S$	$S = \overline{A.B}$
NOR	A B S 0 0 1 0 1 0 1 0 0 1 1 0 1 1 0	$A \longrightarrow S$	$S = \overline{A + B}$
AND	A B S 0 0 0 0 1 0 1 0 0 1 1 1	$\stackrel{A}{=}$ $\longrightarrow$ $S$	S = A.B
OR	A B S 0 0 0 0 1 1 1 0 1 1 1 1	$\stackrel{A}{\Longrightarrow}$ $S$	S = A + B
XOR	A B S 0 0 0 0 1 1 1 0 1 1 1 0	$\xrightarrow{A}$ $\longrightarrow$ $S$	$S = A \oplus B$

FIGURE 2.11 – Table de vérité, symbole et notation des portes logiques NAND, NOR, AND, OR et XOR.

#### Portes logiques à n entrées

De manière générale, étant données n entrées, celles-ci peuvent avoir  $2^n$  configurations différentes. Comme on peut se définir 2 sorties possibles par configuration d'entrées, on peut construire  $2^{2^n}$  tables de vérité différentes. Pour chacune de ces tables de vérité, la sortie peut toujours s'exprimer comme une disjonction de conjonction  $^4$  des entrées ou de leur négation donc chacun de ces circuits peut se construire en utilisant les portes AND, OR et NOT. Comme par ailleurs les portes NAND et NOR permettent chacune de construire les portes AND, OR et NOT, on peut conclure que n'importe quelle table de vérité peut se construire avec uniquement des portes NAND ou uniquement des portes NOR.

#### 2.1.5 Table de vérité et synthèse de circuit logique

Vous pourriez vous demander s'il faut considérer d'autres portes, et d'ailleurs, est ce que toutes ces portes sont vraiment nécessaires? En fait, étant donnée une table de vérité (qui définit complètement la fonction à réaliser S=f(A,B)), il nous suffit de trois portes logiques pour réaliser cette fonction : la porte ET, la porte OU et la porte NON. En effet, on peut résumer une table de vérité en une équation, dite **équation logique**, qui peut toujours, en logique booléenne, s'écrire comme une disjonction de conjonctions. Prenons par exemple la table de vérité 2.6. Vous aurez reconnu la table de vérité de la porte OU. Cette table de vérité peut s'écrire sous la forme d'une équation :  $S=\overline{A}.B+A.\overline{B}+A.B$ . Cette équation n'est rien d'autre que la disjonction (OU) de toutes les configurations d'entrées pour lesquelles la sortie est vraie. Cette équation ne fait apparaître que des ET logiques ('a . b'), des OU logiques ('a + b') et des négations  $(\overline{a})$ .

Α	В	S
0	0	0
0	1	1
1	0	1
1	1	1

Table 2.6 – Table de vérité du OU logique

Partant de l'équation logique, on peut maintenant construire le circuit qui réalise cette fonction, comme illustré sur la figure 2.12. Vous pourriez alors dire que ce circuit paraît bien compliqué quand on sait que l'équation logique peut se simplifier  $S=\overline{A}.B+A.\overline{B}+A.B=A+B$  et vous auriez raison. Comment peux t'on faire pour simplifier ce circuit? Pour cela, une première solution consiste à effectuer des calculs avec l'équation logique pour la simplifier :

$$S = \overline{A}.B + A.\overline{B} + A.B$$

$$= \overline{A}.B + A.B + A.\overline{B} + A.B$$

$$= (\overline{A} + A).B + A.(\overline{B} + B)$$

$$= B + A = A + B$$

Une deuxième solution plus pratique à mettre en oeuvre sur des circuits plus compliqués est d'utiliser les **tableaux de Karnaugh**. Je vous renvois ici aussi à un cours sur les systèmes logiques pour savoir comment mettre en oeuvre les tableaux de Karnaugh pour simplifier des équations logiques.

Comment faire si la table de vérité contient plus d'une entrée? Une première approche naïve pour construire, par exemple, une porte ET à 4 entrées est de cascader 3 portes ET comme sur la figure 2.13a. Une deuxième solution un peu moins naïve consiste à construire un arbre de portes logiques comme sur la figure 2.13b. Cette deuxième approche nécessite exactement le même nombre de porte qu'en cascadant, et même parfois plus si le nombre d'entrées n'est pas une puissance de 2

Le véritable intérêt de l'approche utilisant des arbres est la **profondeur** du circuit. En effet, le chemin le plus long entre les entrées et la sortie d'une porte ET à n entrées construites par une

<sup>4.</sup> des "ou" de "et"




FIGURE 2.12 – Synthèse du circuit logique dont l'équation est  $S=\overline{A}.B+A.\overline{B}+A.B.$ 




FIGURE 2.13 – a) Réalisation d'une porte ET à quatre entrées en utilisant trois portes ET à deux entrées cascadées. Pour n entrées, cette approche conduit à utiliser n-1 portes et a une profondeur de n-1. b) Réalisation d'une porte ET à quatre entrées en utilisant trois portes ET à deux entrées en arbre. Pour n entrées, cette approche conduit à utiliser n-1 portes et a une profondeur de  $\log_2 n$ .

approche par arbre traverse de l'ordre de  $\log_2 n$  portes tandis que pour l'approche cascadée, le chemin le plus long est de l'ordre de n-1. Le temps mis pour un signal pour se propager dans le circuit sera donc beaucoup plus long par une approche cascadée que par une approche par arbre, ce que nous allons maintenant expliciter un peu plus en détails dans la prochaine partie.

#### 2.1.6 Temps de propagation et notion de chemin critique

Les portes logiques sont réalisées à partir de transistors. Les transistors sont des systèmes physiques qui nécessitent du temps pour passer d'un état à l'autre (saturé/bloqué). Le temps mis par une porte pour produire une sortie stable à partir d'une entrée stable est ce qu'on appel le temps de propagation, qu'on notera  $t_{PD}$  (propagation delay) et que vous pouvez trouver dans les documentations des composants  $^5$ . La propagation des signaux entre l'entrée et la sortie d'un circuit logique n'est donc pas instantanée. Pour étudier le temps que met un circuit logique à produire une sortie stable à partir d'une entrée stable, il faut considérer le plus long chemin connectant les entrées aux sorties, qu'on appelle le chemin critique. Par plus long chemin, on entend le chemin qui met le plus de temps donc il faut bien faire attention si plusieurs types de portes sont utilisés.



FIGURE 2.14 – Chemins critiques pour une réalisation d'une porte ET à 4 entrées avec une approche cascadée (a) et une approche par arbre (b). Le temps de propagation  $t_{PD}$  de l'approche par arbre est plus cours que le temps de propagation de l'approche cascadée.

Si on considère les portes ET à 4 entrées de la figure 2.13, le chemin critique de l'approche cascadée emprunte 3 portes ET tandis que le chemin critique de l'approche par arbre emprunte 2 portes ET (cf fig. 2.14). Si on considère une porte ET dont le délai de propagation est de l'ordre de  $t_{PD}=5ns$ , l'approche cascadée aura un délai de propagation de 15ns tandis que l'approche par arbre un délai de propagation de 10ns.

Ces délais de propagation peuvent paraître anecdotique mais nous en reparlerons un plus tard puisqu'ils auront un impact lors de la conception de circuits logiques séquentiels et aussi un impact sur la fréquence d'horloge utilisable dans des systèmes synchrones. L'étude des temps de propagation dans un circuit logique permet de conduire ce qu'on appelle une **analyse temporelle statique** (static time analysis).

## 2.2 Circuits de logique combinatoire

Nous venons de voir comment définir une fonction logique en donnant sa table de vérité et nous avons vu brièvement comment en déduire le circuit logique qui permet de réaliser cette fonction. Dans cette partie, nous allons introduire quelques circuits importants pour la suite du cours. Cette partie est intitulée "circuits de logique combinatoire". Par là, on entends des circuits pour lesquels on peut identifier des entrées et des sorties, l'information transitant toujours des entrées vers les sorties sans aucun cycle. Un circuit combinatoire est définit par le cahier des charges suivants :

- $n_e$  entrées numériques
- $n_o$  sorties numériques
- une spécification fonctionnelle (une table de vérité ou une équation logique) : quels doivent être les états logiques des sorties étant donnés les états logiques des entrées
- une spécification temporelle (temps de propagation) : le temps minimum nécessaire pour obtenir une sortie stable à partir d'une entrée stable

<sup>5.</sup> Par exemple, les portes NAND, NOR et NOT Texas Instruments SN54AC00, SN54AC02, SN54AC04 affichent des temps de propagation  $t_{PD} \approx 5 ns$ .

#### 2.2.1 Décodeur

Le décodeur est un circuit logique disposant de n bits de sélection et  $2^n$  bits de sortie. Toutes les sorties sont au niveau 0 sauf celle dont l'indice est codé par les bits de sélection. En considérant un décodeur à 2 entrées et en notant  $a_0, a_1$  les entrées et  $s_0, s_1, s_2, s_3$  ses sorties, les équations logiques du décodeur sont :

$$s_0 = \overline{a_1}.\overline{a_0}$$

$$s_1 = \overline{a_1}.a_0$$

$$s_2 = a_1.\overline{a_0}$$

$$s_3 = a_1.a_0$$

Le décodeur à 2 entrées est représenté sur la figure 2.15a et une réalisation possible à l'aide de portes logiques est fournie sur la figure 2.15b. Remarquez simplement que les entrées codent en binaire la sortie sélectionnée.




FIGURE 2.15 – a) Décodeur à 2 bits d'entrée ou de sélections et donc  $2^2=4$  sorties. En fonction de la valeur des bits de sélection l'une ou l'autre des sortie est au niveau haut. Son équation logique est  $s_0=\overline{a_1}.\overline{a_0}, s_1=\overline{a_1}.a_0, s_2=a_1.\overline{a_0}, s_2=a_1.a_0$ . b) Une réalisation possible d'un décodeur à 2 entrées et 4 sorties.

#### 2.2.2 Multiplexeur / démultiplexeur

Un multiplexeur à n signaux de contrôle dispose d'au plus  $2^n$  entrées et une sortie. Ce circuit permet de rediriger en sortie l'entrée dont l'indice est codé par les signaux de contrôle (c'est un aiguillage). Son symbole et ses entrées/sortie sont représentés sur la figure 2.16a pour un multiplexeur 4 vers 1 avec 2 bits de sélection. En notant  $X_0, X_1, ... X_3$  les bits d'entrées, Y le bit de sortie et  $s_0, s_1$  les bits de sélection, un multiplexeur à 2 bits de sélection a l'équation logique

$$Y = \overline{s_1}.\overline{s_0}X_0 + \overline{s_1}.s_0X_1 + s_1.\overline{s_0}X_2 + s_1.s_0X_3$$

Le multiplexeur peut être réalisé à l'aide d'un décodeur qui permet de sélectionner le signal à transmettre en sortie (cf fig. 2.16b). Le schéma du multiplexeur est généralisable à des entrées de plusieurs bits, par exemple en répétant le multiplexeur à k entrées d'un bit n fois pour former un multiplexeur à k entrées de n bits.

Le démultiple xeur effectue l'opération inverse du multiple xeur : un démultiple xeur à n signaux de contrôle dispose d'une entrée et de  $2^n$  sorties et permet de rediriger l'entrée vers la sortie sélectionnée par les signaux de contrôle; un démultiple xeur 1 vers 4 est représenté sur la figure 2.17a, avec 2 bits de sélection.




FIGURE 2.16 – a) Multiplexeur à 2 bits de sélections et donc  $2^2=4$  entrées. En fonction de la valeur des bits de sélection l'une ou l'autre des entrées est dirigée vers la sortie. Son équation logique est  $Y=\overline{s_0}.\overline{s_1}X_0+\overline{s_0}.s_1X_1+s_0.\overline{s_1}X_2+s_0.s_1X_3$ . b) Une réalisation possible d'un multiplexeur 4 vers 1.




FIGURE 2.17 – a) Démultiplexeur à 2 bits de sélection et donc  $2^2=4$  sorties. En fonction de la valeur des bits de sélection, l'entrée est dirigée vers l'une ou l'autre des sorties. L'équation logique des sorties est  $Y_0=X.\overline{s_1}.\overline{s_0}, Y_1=X.\overline{s_1}.s_0, Y_2=X.s_1.\overline{s_0}, Y_3=X.s_1.s_0$ . b) Une réalisation possible d'un démultiplexeur 1 vers 4.

#### 2.2.3 Aléa statique

Avant d'aller plus loin, voyons un peu en détails deux réalisations possibles d'un multiplexeur 2-1, donc avec un bit de sélection S, deux entrées  $X_0$ ,  $X_1$  et une sortie Y. Les deux réalisations sont présentées sur la figure 2.18 et vont nous permettre d'introduire la notion **d'aléa statique**.




FIGURE 2.18 – Deux réalisations possibles d'un multiplexeur à 2 entrées A, B, une sortie Y et un bit de sélection S. Les deux implémentations réalisant exactement la même fonction, l'implémentation b introduisant uniquement une redondance qui s'avère nécessaire pour éviter les aléas statiques. Le tableau de Karnaugh utilisé pour synthétiser le circuit est représenté à côté de chacun des circuits. A droite, en tenant compte des temps de propagation des signaux dans les portes, le multiplexeur (a) fait apparaître une perturbation transitoire de la sortie qui n'apparaît pas pour le circuit (b), grâce au terme redondant A.B.

Ces deux réalisations du multiplexeur sont absolument équivalente du point de vue de leur équation logique et table de vérité. Dans le premier cas,  $Y = \overline{S}.A + S.B$ , et dans le deuxième cas  $Y = \overline{S}.A + S.B + A.B$ . Vous pouvez vérifier que les tables de vérité engendrées par ces deux équations sont absolument identiques <sup>6</sup>. Prenons maintenant en compte les délais de propagation des portes. Plaçons nous dans l'état initial S = 1, A = 1, B = 1. Dans les deux réalisations le multiplexeur

<sup>6.</sup> On pourrait noter aussi que  $\overline{S}.A = \overline{S}.A.(\overline{B}+B) = \overline{S}.A.(\overline{B}+B) + \overline{S}.A.B = \overline{S}.A + \overline{S}.A.B$ . De manière similaire : S.B = S.B + S.A.B et donc  $\overline{S}.A + S.B = \overline{S}.A + \overline{S}.A.B + S.B + S.A.B = \overline{S}.A + S.B + A.B$ . L'astuce ici consiste simplement à faire apparaître les termes fusionnés par le deuxième tableau de Karnaugh.

a pour sortie Y=1. Basculons maintenant à S=0 pour diriger en sortie l'entrée A. Comme B=A=1, on s'attends à ce que Y=1. C'est le cas "au bout d'un certain temps" mais comme vous pouvez le voir sur les figures 2.18 à droite, il y a une petite perturbation transitoire en sortie, ce qu'on appelle un "aléa statique" (glitch) pour le circuit 2.18a qui n'apparaît pas pour le circuit 2.18b pour lequel le terme redondant A.B évite cet aléas. Ce n'est malheureusement pas qu'anecdotique. Plus tard, nous réaliserons des circuits récurrents (cf circuits de logique séquentielle, section 2.3.5) dont le bon fonctionnement est sensible à ces aléas.

#### 2.2.4 Mutiplexeur : universalité et mémoire en lecture seule (ROM)

Le multiplexeur, au même titre que les portes NAND et NOR, est une "porte" logique universelle. On peut en effet réaliser n'importe quelle table de vérité à l'aide d'un multiplexeur. Soit à réaliser un circuit dont les entrées sont  $X_0, X_1, ... X_{n-1}$ , la sortie Y, il suffit d'utiliser les entrées  $X_0, ... X_{n-1}$  comme bits de sélection d'un multiplexeur pour lequel les entrées sont câblées à 0 ou 1 en fonction de la table de vérité. A titre d'exemple, la figure 2.19a illustre comment réaliser une porte AND à 2 entrées à l'aide d'un multiplexeur. Notez que ce schéma implique un multiplexeur 4-1 puisque notre table de vérité contient 4 lignes. La figure 2.19b montre une deuxième réalisation possible d'une porte AND à 2 entrées mais cette fois-ci n'utilisant qu'un multiplexeur 2-1.




FIGURE 2.19 — a) Une réalisation d'une porte AND à 2 entrées à l'aide d'un multiplexeur 4-1. Il suffit de placer en entrée du multiplexeur les valeurs de la sortie de la table de vérité et d'utiliser les entrées du circuit comme bits de sélection. b) Une réalisation d'une porte AND à 2 entrées n'utilisant qu'un multiplexeur 2-1.

Si les entrées sont directement connectées à un niveau logique bas ou haut, comme sur la figure 2.19a, le multiplexeur peut être vu comme une mémoire en lecture seule (puisque les entrées sont directement connectées à  $v_{cc}$  ou à la masse, on ne peut pas modifier le contenu de la mémoire, celui-ci est défini à la construction) à un bit. Les bits de sélection seront alors appelés bits d'adresse. En utilisant n multiplexeurs, on peut alors réaliser une mémoire permanente de n bits. Utilisant  $n_s$  bits de sélection et  $n_m$  mutiplexeurs permet de construire une mémoire de  $2^{n_s}$  mots de  $n_m$  bits. Par exemple, avec  $n_m = 32$  et  $n_s = 8$ , on dispose d'une mémoire de  $2^8 = 256$  mots de 32 bits, soit une mémoire de 8kbits = 1ko (kilo-octet).

#### 2.2.5 Unité arithmétique et logique pour les entiers

Intéressons nous maintenant aux circuits qui permettent de réaliser des opérations arithmétiques (addition, soustraction) et logiques (ET logique, OU logique, bit à bit..) sur les représentations binaires.

#### Additionneur et soustracteur

Nous avons vu dans le chapitre précédent un algorithme pour faire l'addition de représentations binaires signées et non-signées. Cet algorithme procède de droite à gauche en sommant les bits les uns après les autres en tenant compte d'une éventuelle retenue. Avant d'introduire le circuit d'additionneur qui prend en compte une retenue d'entrée, commençons par définir le circuit qui

additionne deux bits et génère le résultat avec une éventuelle retenue : le demi-additionneur. La table de vérité du demi-additionneur est donnée sur la figure 2.20a. Les équations logiques des deux sorties sont simplement  $s_i = a_i \oplus b_i$ ,  $r = a_i.b_i$ . Le circuit logique est représenté sur la figure 2.20b.




FIGURE 2.20 – a) Table de vérité du demi-additionneur. Les équations logiques des sorties sont  $s_i = a_i \oplus b_i$ ,  $r = a_i.b_i$ . b) Le circuit logique du demi-additionneur.

Un additionneur complet prend en compte une retenue d'entrée et génère la valeur du bit de sortie et une retenue. Sa table de vérité est donnée sur la figure 2.21a. Les équations logiques des sorties peuvent s'écrire  $s_i = (a_i \oplus b_i) \oplus r_i$ ,  $r_{i+1} = a_i.b_i + (a_i \oplus b_i).r_i$ .




FIGURE 2.21 – a) Table de vérité de l'additionneur 1 bit. b) Une réalisation possible du circuit logique.

Pour additionner des représentations sur n bits, la solution la plus immédiate (mais pas la plus efficace) consiste à chaîner des additionneurs 1 bit. Ce circuit logique est un circuit combinatoire : la sortie "à l'instant t" dépends uniquement des entrées "à l'instant t". En fait, ce n'est pas tout à fait vrai puisque ce circuit aura un certain temps de propagation. D'autres réalisations de l'additionneur (notamment les additionneurs à anticipation de retenue) sont plus efficaces que les additionneurs chaînés, dans le sens où le temps de propagation est plus faible.

Pour soustraire deux entiers, il suffit de se rappeler qu'une soustraction A-B peut s'écrire sous la forme de l'addition A+(-B) et il suffit donc de calculer le complément à deux de B et de réaliser une addition pour réaliser une soustraction. Nous n'irons pas plus loin dans le développement des circuits permettant de réaliser des opérations arithmétiques sur des entiers. Les opérations arithmétiques peuvent être regroupées dans un composant qu'on appelle "Unité arithmétique et logique" qui dispose de deux entrées A et B, de signaux de sélection U sélectionnant l'opération à effectuer et d'une sortie S.

En TP, nous utiliserons des opérandes codées sur 16 bits, donc A, B et S seront codés sur 16 bits. On représente sur la figure 2.23a une UAL avec 4 bits pour sélectionner une opération (donc un total de 16 opérations). Les signaux N, Z, C, V sont les indicateurs d'états :

- N : est ce que la sortie est négative?
- -Z: est ce que la sortie est nulle?
- -C: est ce que l'opération génère une retenue?
- -V : est ce que l'opération produit un dépassement de capacité ?




FIGURE 2.22 – Une réalisation possible d'un additionneur sur n=4 bits en cascadant des additionneurs 1 bit.




FIGURE 2.23 – a) Représentation d'une unité arithmétique et logique (UAL) disposant de  $2^4=16$  poérations sélectionnables par l'entrée  $U_3U_2U_1U_0$ . Les opérandes A et B et la sortie S sont codées ici sur 16 bits. Les signaux N, Z, C, V sont les indicateurs d'états : (N : est la sortie est négative?, Z : est ce que la sortie est nulle? C : est ce que l'opération génère une retenue? V : est ce que l'opération produit un dépassement de capacité. b) Une partie de l'organisation interne d'une UAL naïve avec des circuits effectuant chacune des opérations et un décodeur permettant d'en sélectionner une.

Une partie du schéma de l'UAL avec uniquement quelques opérations est représentée sur la figure 2.23b. Les 16 opérations sont sélectionnables par l'entrée U et la table 2.7 donne le code de chacune des opérations.

$\operatorname{Code}$	Opération	$\operatorname{Code}$	Opération
0000	S = A	1000	S = A + 1
0001	S = B	1001	S = A - 1
0010	S = A & B	1010	$S = A \times B$
0011	S = A B	1011	S = A >> 1
0100	$S = \overline{\overline{A}}$	1100	
0101	$S = \overline{B}$	1101	
0110	S = A + B	1110	
0111	S = A - B	1111	

TABLE 2.7 – Exemple de code des opérations fournies par une UAL à  $2^4 = 16$  opérations. Ici, seules 12 opérations sont proposées; C'est l'UAL que nous utiliserons en TP. Pour ne pas confondre les opérations booléennes et arithmétiques sur des entiers, on note A&B le ET logique, A|B le OU logique, A+B l'addition. L'opération A>>1 décale la représentation d'un bit sur la droite en complétant en tête par un 0 ou un 1 en fonction du premier bit. Sur des représentations en complément à deux, cette opération divise par deux la valeur de A.

Il est important de retenir que l'unité arithmétique et logique n'a aucune idée du type des entrées. Les entrées A et B sont des paquets de bits à 0 ou à 1 et absolument pas des entiers, des booléens, etc... Pour le coup, il est tout à fait légitime de réaliser une opération logique sur ce que vous considérez être la représentation d'un entier. Par exemple, considérons l'opération A&B de code U=0010:

```
— avec A = 3_{10} = 0 \cdots 011 et B = 0 \cdots 001, on a S = 0 \cdots 001
— avec A = 2_{10} = 0 \cdots 010 et B = 0 \cdots 001, on a S = 0 \cdots 000
```

L'opération A&B avec  $B=0\cdots 001$  permet de tester la parité de A ce qui peut être pratique si A représente un entier.

#### 2.2.6 Unité arithmétique en virgule flottante

La manipulation des représentations à virgule flottante nécessite un circuit dédié qui s'appelle Unité de calcul à virgule flottante (*floating point unit*, FPU). Jusque dans les années 1990, le calcul en virgule flottante était réalisé par un processeur dédié, qui était optionnel, et indépendant du processeur "principal" comme par exemple les coprocesseurs Intel 8087, 80287, 80387, 80487 compagnons des processeurs Intel 8086, 80286, 80386 et 80486. De nos jours, la technologie permet d'intégrer des unités de calcul à virgule flottante directement avec le processeur principal.



FIGURE 2.24 – Le processeur principal Intel 80386 et son coprocesseur optionnel 80387 réalisant les opérations arithmétiques sur les représentations à virgule flottante. Source :Wikipedia.

#### 2.3 Circuits de logique séquentielle

Dans les sections précédentes, nous avons présenté des circuits logiques dits "combinatoires". La sortie de ces circuits combinatoires à un instant t dépends uniquement de ses entrées à ce même instant, il n'y a pas de dépendance à l'historique de la valeur des entrées <sup>7</sup>. Nous sommes à deux doigts de construire notre premier microprocesseur mais il nous manque encore un ingrédient. Imaginez, votre amie suzette est ornitologue, elle aimerait bien disposer d'un appareil électronique pour compter les oiseaux lors des migrations et si possible un appareil simple, par exemple avec deux boutons : un bouton pour réinitialiser le compteur et un bouton pour l'incrémenter d'une unité. Vous vous dites "Super, je sais réaliser un additionneur, mettre une sortie à 0, c'est partie, j'écris la table de vérité". Et là, vous êtes coincés, parce que pour une configuration d'entrée, par exemple "bouton incrémenter pressé", vous avez plusieurs sorties possibles : si il y avait 1 oiseau, il y en a désormais 2, mais si il y avait 2 oiseaux, il y en a désormais 3. Il vous faudrait disposer d'un moyen de représenter un état  $n_o$  et qu'à l'appui sur le bouton vous puissiez transiter vers l'état  $n_o + 1$ . Dis dans l'autre sens, l'état courant dépends de l'entrée et également de l'état précédent. Cette idée est illustrée sur le schéma 2.25. Il nous manque donc la brique permettant de mémoriser un état et c'est le sujet de cette partie.




FIGURE 2.25 – Schéma de principe de n'importe quel système numérique. Etant donné un état courant et des entrées, on peut calculer des sorties et le prochain état qu'il suffit de mémoriser pour disposer d'un système dont l'influence des entrées dépends de l'état courant.

#### 2.3.1 Verrou/Bascule RS

Le verrou RS (Reset/Set) possède deux entrées (S, R) et deux sorties  $(Q, \bar{Q})$  comme illustré sur la figure 2.26. Le circuit contient des boucles de rétroaction et sa sortie est dépendante de l'historique de ses entrées comme nous allons le voir.




FIGURE 2.26 – Un verrou RS (Reset/Set) formé par deux portes NOR (les numéros dans les portes facilitent l'explication du fonctionnement du circuit) avec des connections réentrantes.

Étudions le comportement du verrou pour les entrées (0,0), (0,1), et (1,0), on verra un peu plus loin que l'entrée (1,1) conduit à un état instable et qu'on s'interdira donc cette entrée. La figure 2.27 présente l'évolution au cours du temps des entrées et des sorties du verrou. A l'instant  $t_0$ , l'entrée passe de (R,S)=(0,0) à (R,S)=(0,1). Il existe une période transitoire entre  $t_0$  et  $t_0+\Delta$  avant que le circuit n'atteigne un état stable. En effet, à  $t_0$ , lorsque S passe à 1, seules

<sup>7.</sup> modulo les temps de propagation des signaux dans le circuit.

les entrées de la première porte NOR changent. Ses entrées étant (S,Q)=(1,0), la sortie passe à  $\bar{Q}=0$ . Cela affecte alors à  $t_0+\Delta/2$  la deuxième porte NOR qui, ayant ses entrées à  $(\bar{Q},R)=(0,0)$  voit sa sortie passer à Q=1 après un délai de  $\Delta/2$ . Au temps  $t_0+\Delta$ , les sorties du verrou sont alors à  $(Q,\bar{Q})=(1,0)$  qui est un état stable pour le circuit. Le délai  $\Delta/2$  corresponds au temps de propagation des signaux dans les portes logiques NOR et est de l'ordre de quelques dizaines à centaines de nanosecondes <sup>8</sup>.




Figure 2.27 - Chronogramme d'un verrou RS.

A l'instant  $t_1$ , les entrées repassent à (R,S)=(0,0). Les entrées de la première porte NOR étant (S,Q)=(0,1), la sortie reste à  $\bar{Q}=0$ . Pour la deuxième porte, il en est de même; ses entrées étant  $(\bar{Q},R)=(0,0)$ , sa sortie reste à  $\bar{Q}=1$ . Cet état est un état de mémorisation, le verrou reste dans l'état dans lequel il était.

Passons maintenant, à l'instant  $t_3$ , les entrées à (R,S)=(1,0). Seule la deuxième porte NOR voit ses entrées changer pour le moment et passer à  $(\bar{Q},R)=(0,1)$ , sa sortie passe donc à Q=0. Cela a pour conséquence d'affecter la première porte; ayant les entrées (S,Q)=(0,0), sa sortie passe à  $\bar{Q}=1$ . Cet état est un état stable.

La table de vérité du verrou RS est donnée ci-dessous :

R	S	Q	$ar{Q}$	Remarque
0	0	x	$\bar{x}$	Maintien de l'état précédent
0	1	1	0	Mise à un
1	0	0	1	Mise à un Mise à zéro
1	1	0	0	Etat interdit

```
Résumé : Un verrou RS ne s'utilise que pour les entrées (R, S) \in \{(0, 0), (0, 1), (1, 0)\}. — l'entrée R = 0, S = 1 met à 1 la sortie du verrou Q = 1, \bar{Q} = 0,
```

- Provide R = 0, S = 1 income at the solution during Q = 1, Q = 0,
- l'entrée R=1, S=0 met à 0 la sortie du verrou  $Q=0, \bar{Q}=1,$
- l'entrée R=0, S=0 laisse la sortie du verrou dans son état

Si les entrées R et S sont simultanément à un niveau haut, le système entre dans un état pour lequel les sorties Q et  $\bar{Q}$  ne sont pas complémentaires et est considéré comme un état interdit. En effet, le verrou peut alors entrer dans un régime instable. Si les entrées R et S repassent simultanément à un niveau bas (R,S)=(0,0) alors que les sorties étaient également à l'état bas  $(Q,\bar{Q})=(0,0)$ , dans le cas d'un circuit tout à fait symétrique, les sorties vont passer à (1,1) puis (0,0), ... En pratique, le circuit n'est pas parfaitement symétrique parce que les portes (et leur délais de propagation) ne sont pas tout à fait identiques et les connexions entre les sorties et les entrées non plus. Cette asymétrie conduira alors le verrou à atteindre un état stable mais en un temps arbitrairement long et il finira dans un état impossible à prédire. C'est la raison pour laquelle l'entrée (R,S)=(1,1) est interdite.

<sup>8.</sup> Voir par exemple la notice technique de la puce 74HC02 ou CD4001

#### Exemple: mémoriser l'appui d'un bouton:

Pour illustrer l'effet mémoire d'un verrou RS, considérons deux circuits représentés sur les figures 2.28a et 2.28b. Sur la figure 2.28a, nous avons simplement un interrupteur qui contrôle l'allumage d'une lumière. Si on appuis sur le bouton, la lumière s'allume mais dés qu'on relâche le bouton, la lumière s'éteint. Si on modifie un peu le circuit pour placer un verrous R/S qu'on peut contrôler avec deux boutons "allume" et "éteint", on peut maintenir la lumière allumée même lorsque le bouton "allume" est relâché. On a donc bien mémorisé l'état "allumé".




FIGURE 2.28 - a) Si le bouton est appuyé, la lumière s'allume ; Si le bouton est relâché, la lumière s'éteint. b) Avec un verrou R/S, si on appuis sur le bouton "allume", la lumière s'allume et reste allumé même si on relâche le bouton. La lumière s'éteindra en pressant sur le bouton "éteint".

L'un des inconvénients du verrou RS est que son état est tout de même très dépendant de ses entrées R et S puisque seul l'état (R,S)=(0,0) est un état de mémoire. Il est souvent préférable d'avoir plus de contrôle sur les instants où l'on souhaite mémoriser une donnée (fournie par R et S). On définit alors le verrou RS contrôlé ( $gated\ RS\ latch$ ) comme sur la figure 2.29. La seule différence avec le verrou RS est l'introduction d'un signal de contrôle qui force les entrées des portes NOR provenant de R et S à un niveau bas lorsque Enable=0. Si Enable=1, ce circuit se comporte comme un verrou RS.




FIGURE 2.29 – Verrou RS contrôlé (gated RS latch).

Ce verrou fonctionne sur des niveaux du signal de contrôle : lorsque le signal de contrôle enable est à l'état haut, on retrouve un verrou RS et lorsque le signal de contrôle enable est à l'état bas le verrou est dans un état de mémoire, peu importe ce qui se passe sur ses entrées (cf fig.2.30).




FIGURE 2.30 – Chronogramme d'un verrou RS contrôlé.

#### 2.3.2 Verrou D

Nous sommes presque arrivé à la réalisation d'une mémoire à un bit. On souhaite mémoriser un bit, notons le D. Il suffit alors de considérer le verrour RS en connectant convenablement les entrées Set et Reset à D comme sur la figure 2.31




FIGURE 2.31 – a) Un verrou D (Data-latch) construit à partir d'un verrou RS en connectant les entrées Reset et Set : Set = D,  $Reset = \overline{D}$ . b) Représentation schématique d'un verrou D.

Ce circuit assure aussi que l'état instable du verrou RS obtenu avec les entrées R=1, S=1 n'est jamais obtenu puisque les entrées R et S son câblées pour être complémentaires.

**Résumé :** Un verrou D a deux entrées Date et Enable et fonctionne de la manière suivante :

- si l'entrée E=1, alors Q=D, on dit que le verrou est transparent,
- si l'entrée E=0, alors le verrou est dans un état mémoire, sa sortie ne changera pas si D change et ne pourra changer que si E passe à l'état haut

#### 2.3.3 Systèmes logiques synchrones : horloge et fronts montants

On précisait en introduction que le but du circuit mémoire que nous cherchons à construire est de mémoriser l'état courant d'un système, peu importe ce que représente cet état. On comprends bien que le verrou D recevra sur l'entrée D l'état mais qu'en est-il de l'entrée Enable? On va ici considérer que la transition d'un état à un autre est rythmée par une horloge (un signal périodique en créneaux) et cela va nous conduire à construire des systèmes logiques synchrones. Lorsque les transitions d'état sont produites par les entrées, sans être dépendantes d'un signal d'horloge, on parle de systèmes logiques asynchrones mais nous n'en parlerons pas ici.

Donc, pour nous, c'est une horloge qui va dicter les instants auxquels un système peut changer d'état. Un signal d'horloge est représenté sur la figure 2.32. Ce signal est périodique de période T et de fréquence f=1/T.



FIGURE 2.32 – Un signal d'horloge est un signal en créneaux, périodique de période T et de fréquence f=1/T.

Si on utilise directement ce signal d'horloge comme entrée *Enable* à un verrou D, le verrou est transparent sur le niveau haut de l'horloge comme illustré sur la figure 2.33.

Pour s'assurer qu'une seule transition ait lieu, il faut garantir que la mise à jour de la mémoire ne se fasse qu'à des instants particuliers, comme par exemple le front montant de l'horloge <sup>9</sup>, lorsque ce signal passe du niveau bas 0 au niveau haut 1 (fig. 2.34). En chaînant deux verrous D, on construit ce qu'on appelle la bascule D maître escale pour laquelle on est assuré que la mise à jour de la sortie n'a lieu que sur un front d'horloge.

<sup>9.</sup> on pourrait aussi considérer le front descendant de l'horloge




FIGURE 2.33 – Chronogramme d'un verrou D contrôlé par une horloge. La sortie du verrou est autorisé à changer (il est transparent) tant que le signal d'horloge est au niveau haut.




FIGURE 2.34 – Le front montant d'un signal créneau est lorsque ce signal passe du niveau bas 0 au niveau haut 1. Le front descendant est lorsque le signal passe du niveau haut au niveau bas.

#### 2.3.4 Bascule D synchrone sur front montant : maître esclave

En chaînant deux verrous D, on peut construire une mémoire mise à jour sur le front montant d'un signal d'horloge comme illustré sur la figure 2.35.




FIGURE 2.35 – a) Une bascule D (*Data-flipflop*) construite à partir de deux verrous D respectivement appelés maître et esclave, dont la mise à jour n'est permise que sur un front montant d'horloge. b) Représentation schématique d'une bascule D. Le symbole en triangle indique un composant sensible au front montant d'horloge. Si il avait été sensible au front descendant, on aurait ajouté un petit cercle devant le triangle, à l'extérieur du composant (comme sur les portes inverseur).

Reprenons les entrées (D et Horloge) de la figure 2.33 et traçons le chronogramme des sorties des deux verrous sur la figure 2.36. Sur ce chronogramme, les entrées et sorties des deux verrous sont suffixés du numéro du verrou :  $D_1,E_1$ ,  $Q_1$  pour le premier verrou, le verrou maître et  $D_2$ ,  $E_2$  et  $Q_2$  pour le second verrou, le verrou escale. Pour comprendre le fonctionnement de ce circuit, il suffit de considérer chacun des verrous l'un après l'autre en commençant par identifier quand les signaux Enable de chacun des verrous est à l'état haut et en recopiant l'entrée dans ce cas. Lorsque le signal Enable est à l'état bas, le verrou est dans l'état mémoire. Au final, si on ne se concentre que sur les entrées D, Horloge et la sortie  $Q = Q_2$ , on constate que la sortie est une copie de l'entrée aux fronts montants de l'horloge, nous avons donc construit un circuit mémoire mis à jour sur les fronts montants de l'horloge (edge-triggered flip flop).




FIGURE 2.36 — Chronogramme d'une bascule D maître-escale sensible à un front montant d'horloge. La sortie de la bascule est la valeur de l'entrée D au dernier front montant d'horloge.

Nous n'étudierons pas plus en détails le fonctionnement de la bascule D, sachez simplement qu'en pratique, le bon fonctionnement de la bascule est garantie si l'entrée est stable autour du front montant d'horloge, encadré par des temps de mise en place (setup time) et de maintien (hold time).

#### 2.3.5 Réalisation d'un verrou D avec un mutliplexeur

Une autre réalisation possible d'un verrou peut se construire à partir d'un multiplexeur 2-1. Je vous rappelle qu'un multiplexeur à 2 entrées, un bit de sélection et une sortie peut être vu comme un aiguillage. Pour réaliser un verrou D avec un multiplexeur, il suffit de reboucler la sortie du multiplexeur sur la première entrée de telle sorte que si le bit de sélection vaut 0, le circuit soit dans un état mémoire et de présenter l'entrée D comme deuxième entrée du multiplexeur de telle sorte que le circuit soit transparent lorsque le bit de sélection vaut 1. Il faudra néanmoins faire attention à utiliser la réalisation du multiplexeur sans aléas statiques. En effet, avec le multiplexeur ayant un aléa statique, si S=1, D=1 et Q=1, lorsque le multiplexeur est basculé dans l'état mémoire  $S=1 \rightarrow S=0$ , l'aléa de sortie conduit à oublier Q=1 et à mémoriser Q=0.


#### 2.3.6 Registre et mémoire RAM (Random Access Memory)

#### Registre à n bits sur front montant

La bascule D (maître-escale par exemple) permet de mémoriser un bit d'information et est mise à jour sur un front montant d'horloge. Pour pouvoir mémoriser un mot de plus de n bits, il suffit de considérer n bascules D et de construire ce qu'on appelle **un registre à n bits**, représenté sur la figure 2.37. Les entrées Enable et Clear apparaissent parfois. L'entrée Enable permet d'autoriser le registre à se mettre à jour. Si l'entrée Enable est à 0, aucune mise à jour du contenu du registre n'aura lieu. L'entrée Clear permet de remettre à 0 le contenu du registre  $Q = 000 \cdots$  de manière asynchrone, i.e. sans attendre de front montant d'horloge.

#### Mémoire en lecture et écriture (RAM)

Au même titre que combiner n bascules D permet de mémoriser un mot de n bits, on peut aussi combiner  $2^k$  registres pour mémoriser  $2^k$  mots de n bits comme sur la figure 2.38. Pour l'écriture, l'activation de l'un ou l'autre des registres se fait par l'entrée Enable alimentées par la sortie d'un décodeur. Pour la lecture, le registre sélectionné par l'adresse est dirigé en sortie grâce à un multiplexeur. On dispose alors d'un contenu dit adressable. En effet l'entrée Adr de k bits permet de sélectionner l'un ou l'autre des  $2^k$  registres soit en écriture, soit en lecture. Le choix entre






FIGURE 2.37 – a) Un registre actif sur front montant à n bits. Les entrées E et Clear sont parfois disponibles. L'entrée E autorise la mise à jour du registre et doit être au niveau haut pour que les signaux d'horloge soient opérants. L'entrée Clear permet de remettre à 0 de manière asynchrone le contenu du registre. b) Un registre à n bits sur front montant peut se construire à l'aide de n bascules D sur front montant.

l'écriture et la lecture se fait par des entrées supplémentaires Load et Store (parfois combinées en une seule).

On distingue deux opérations avec les mémoires RAM : le chargement (load) et le stockage (store). Le chargement vise à placer sur le bus de données de sortie D, la valeur du contenu du registre adressé par l'entrée Adr. Le stockage vise à modifier le contenu du registre adressé par l'entrée Adr avec la valeur présente sur le bus d'entrée D. Pour charger une valeur sur le bus de sortie il faudra :

- placer sur le bus d'adresse l'adresse du mot à lire
- le mot à l'adresse Adr est directement accessible sur le bus de sortie

Pour stocker une nouvelle valeur dans la mémoire, il faudra :

- placer sur le bus d'adresse l'adresse du mot à écrire
- placer sur le bus de données la valeur à stocker
- déclencher un front montant d'horloge et la nouvelle valeur sera stockée en mémoire

On parle de mémoire RAM (Random Access Memory) puisque le temps d'accès en lecture/écriture d'un mot à une adresse donnée est indépendant de l'adresse.




FIGURE 2.38 – a) Illustration schématique d'une RAM de capacité  $n2^k$  disposant d'une entrée  $D_i$  et d'une sortie  $D_o$  sur n bits : l'une pour le stockage l'autre pour le chargement, d'une ligne d'adresse sur k bits, d'un signal d'horloge, et de signaux de contrôle pour autoriser le chargement ou le stockage de données. b) Une partie de l'organisation interne d'une RAM. Il manque sur ce schéma le circuit permettant de piloter le chargement (load) et le stockage (store) des données.

## 2.4 Une première architecture interne simple d'un microprocesseur

On dispose désormais de tout les éléments nécessaires à la réalisation d'un système de représentation et traitement d'informations numériques. La figure 2.39 représente ce qu'on appelle un chemin de données dans lequel on reconnaît :

- une unité arithmétique et logique dont les codes d'opération sont précisé dans la table 2.7
- quatre registres (A, B, RADM et PC)
- une RAM

Ce qu'on appelle chemin de données est l'ensemble des éléments qui permettent de traiter des informations, la RAM n'en fait pas partie en toute rigueur et doit être considéré comme un composant extérieur au chemin de données. Les données et donc la taille des bus A, B et S sont de 16 bits. Les adresses sont également codées sur 16 bits de telle sorte que la RAM contient  $16 \times 2^{16}$  bits = 128 Koctets. Ce chemin de données est celui que nous utiliserons en TP et c'est également celui que nous allons développer tout au long de ce cours pour lui ajouter quelques fonctionnalités. Les architectures actuelles utilisent de l'ordre de 8 à 32 registres internes, certains ayant des fonctions particulières et la RAM de l'ordre de quelques gigaoctets, les données et adresses étant codés sur 64 bits.

# 2.4.1 Registres internes : accumulateurs, registre d'adresse et compteur ordinal

Les registres A et B vont servir à stocker les opérandes et résultats des opérations de l'UAL. Pour effectuer une opération sur des données stockées en mémoire, on s'arrangera toujours pour charger les opérandes dans les registres A et B, d'effectuer l'opération et de stocker le résultat dans un de ces deux registres et de stocker ensuite le résultat en RAM. C'est ce qu'on appelle une architecture Load/Store <sup>10</sup>: seules les opérations de chargement (LOAD) et de sauvegarde (STORE) accèdent à la RAM. Les opérations arithmétiques, par exemple, ne prendront jamais d'opérande directement de la RAM. C'est un choix de conception qu'on comprendra un peu plus tard.

<sup>10.</sup> qu'on oppose aux architectures registre-mémoire par exemple pour lesquelles on s'autorise à effectuer des opérations arithmétiques avec une opérande en RAM et une opérande en registre




FIGURE 2.39 — Un premier chemin de données consistué de quatre registres (A, B, RADM, PC), d'une Unité Arithmétique et Logique ainsi que de signaux de contrôles UAL, SetB, ReadB, .. tel qu'il se présente sous Logisim. La RAM est considérée comme un exemple externe au chemin de données et y est connecté par un bus d'adresse et un bus de données

Deux registres vont nous permettre d'accéder à la RAM : le program counter (PC) et le registre d'adresse mémoire (RADM). Le registre d'adresse mémoire permet de savoir à quelle adresse mémoire lire ou stocker une information. Le program counter (ou compteur ordinal) permet de savoir ou nous en sommes en RAM dans le traitement des données.

#### 2.4.2 Séquencement du chemin de données

Les signaux de contrôle UAL, SetB, ReadB, SetA, ... permettent d'orchestrer le chemin de données, on parle en fait de **séquencer le chemin de données**. Ce sont ces signaux de données qui vont, par exemple, permettre de faire transiter les informations entre la RAM et les registres, d'effectuer des opérations sur les valeurs en registres, de stocker les valeurs des registres en RAM, etc... Nous allons pour le moment nous concentrer sur ce qu'on va appeler un séquencement manuel, c'est à dire que nous allons considérer que nous disposons de boutons pour mettre à l'état haut ou bas ces différents signaux de contrôle et nous verrons prochainement comment automatiser cela.

#### 2.4.3 Exemple

Dans les exemples qui suivent, le séquencement du chemin de données sera illustré sur le chemin de données de la figure 2.40.

#### Effectuer une opération sur des opérandes en RAM

Pour mieux comprendre le fonctionnement de l'architecture, prenons un exemple. Donnons nous une RAM qui contient des données à manipuler, ici des entiers naturels, représentées dans la table 2.8. Cette mémoire contient deux valeurs hexadécimales :  $0 \times 0010 = 16_{10}$  et  $0 \times 0001 = 1_{10}$ .

Adresses		Con	tenu	
0000	0010	0001	000A	0000
0004	0000	0000	0000	0000
0008	0000	0000	0000	0000

Table 2.8 – Contenu de la RAM entre les adresses 0x0000 et 0x000B (la RAM étant adressable sur 16 bits, elle peut contenir  $2^{16} = 65536$  mots de 16 bits, i.e. 4 chiffres hexadécimaux).

#### 2.4. UNE PREMIÈRE ARCHITECTURE INTERNE SIMPLE D'UN MICROPROCESSEUR 45




FIGURE 2.40 – Chemin de données utilisé pour illustrer le séquencement. Pour chacun des registres, on peut visualiser son contenu. Pour plus de lisibilité, le mot de la RAM adressé par le registre RADM est souligné.

Je souhaite additionner les deux opérandes aux adresses  $0 \times 0000$  et  $0 \times 0001$  et stocker le résultat à l'adresse  $0 \times 000A$ . Je dois donc disposer en mémoire des opérandes  $0 \times 0000$ ,  $0 \times 0001$  et aussi de l'adresse à laquelle stocker le résultat  $0 \times 000A$ . Je vous rappelle que nous respectons le principe d'architectures Load/Store, c'est à dire que les opérations arithmétiques n'ont lieu qu'entre des valeurs stockées dans les registres. Comment savoir où nous en sommes dans le chargement des opérandes? Grâce au registre spécial PC (program counter, compteur ordinal) : chaque fois qu'une opérande est "consommée" en mémoire, le registre PC doit être incrémenté. Il va donc falloir :

- 1. charger la première opérande à l'adresse stockée dans PC dans un registre, par exemple le registre A, et incrémenter PC, ce qu'on notera A:=RAM[PC]; PC := PC + 1,
- 2. charger la deuxième opérande à l'adresse stockée dans PC dans un registre, par exemple le registre B et incrémenter PC, ce qu'on notera B:=RAM[PC]; PC := PC + 1,
- 3. additionner les opérandes et stocker le résultat dans un registre, par exemple le registre A, ce qu'on notera A := A + B,
- 4. sauvegarder en mémoire, à l'adresse stockée dans la RAM à l'adresse stockée dans PC, le contenu du registre A, et incrémenter le PC, ce qu'on notera RAM[PC] := A ; PC := PC + 1

Nous appellerons chacune de ces étapes des instructions. Chacune des instructions nécessitent un ensemble de sous-instruction ou micro-instruction. Prenons les les unes après les autres en considérant qu'initialement, la machine est dans l'état  $RADM=0\times0000,\ A=0\times0000,\ B=0\times0000,\ PC=0\times0000$ . Comme chaque micro-instruction déclenche une transition d'état de la machine, au moins un registre voit son contenu changer et comme nos registres et mémoires travaillent sur front montant d'horloge, il ne faudra pas oublier de déclencher un front montant d'horloge après avoir configuré le chemin de données (i.e. après avoir défini la valeur des signaux de contrôle). Les codes d'opération de l'UAL sont donnés dans la table 2.7.

Pour charger la première opérande dans le registre A, il faut réaliser la séquence de micro-instructions ci-dessous <sup>11</sup>, celles ci étant illustrées sur la figure 2.41 :

- 1. diriger le PC vers RADM, donc lire le PC (ReadPC=1), transférer l'entrée A vers la sortie S pour l'UAL (UAL=0000), stocker le résultat dans RADM (SetRADM=1) **et** déclencher un front montant d'horloge
- 2. diriger le contenu de la mémoire vers le registre A, donc lire le contenu de la mémoire (ReadMem=1), transférer l'entrée B vers la sortie S de l'UAL (UAL=0001), stocker le résultat dans le registre A (SetA=1) et déclencher un front montant d'horloge

<sup>11.</sup> les signaux de contrôle qui ne sont pas précisés sont à l'état bas 0

3. incrémenter le registre PC, donc lire le PC (ReadPC=1), incrémenter l'entrée A de l'UAL (UAL=1000), stocker le résultat dans le registre PC (SetPC=1) et déclencher un front montant d'horloge

Après avoir exécuté cette instruction, les registres sont dans l'état suivant :  $RADM = 0 \times 0000$ ,  $A = 0 \times 0010$ ,  $B = 0 \times 000$ ,  $PC = 0 \times 0001$ . La première instruction étant exécutée, passons à la deuxième. Pour **charger la deuxième opérande dans le registre B**, il faut réaliser la séquence de micro-instructions ci-dessous, celles ci étant illustrées sur la figure 2.42 :

- 1. diriger le PC vers RADM, donc lire le PC (ReadPC=1), transférer l'entrée A vers la sortie S pour l'UAL (UAL=0000), stocker le résultat dans RADM (SetRADM=1) et déclencher un front montant d'horloge
- 2. diriger le contenu de la mémoire vers le registre B, donc lire le contenu de la mémoire (ReadMem=1), transférer l'entrée B vers la sortie S de l'UAL (UAL=0001), stocker le résultat dans le registre B (SetB=1) et déclencher un front montant d'horloge
- 3. incrémenter le registre PC, donc lire le PC (ReadPC=1), incrémenter l'entrée A de l'UAL (UAL=1000), stocker le résultat dans le registre PC (SetPC=1) et déclencher un front montant d'horloge

Après avoir exécuté cette instruction, les registres sont dans l'état suivant :  $RADM = 0 \times 0001$ ,  $A = 0 \times 0010$ ,  $B = 0 \times 010$ ,  $PC = 0 \times 0002$ . Maintenant que les opérandes sont dans les registres, il faut effectuer l'opération A := A + B. Pour additionner les opérandes et stocker le résultat dans le registre  $\bf A$ , il faut réaliser la séquence de micro-instructions ci-dessous, celles ci étant illustrées sur la figure 2.43 :

1. lire les registres A et B (ReadA=1, ReadB=1), placer en sortie de l'UAL la somme de ses entrées (UAL=0110), stocker le résultat dans le registre A (SetA=1) et déclencher un front montant d'horloge

Après avoir exécuté cette instruction, les registres sont dans l'état suivant :  $RADM = 0 \times 0001$ ,  $A = 0 \times 0011$ ,  $B = 0 \times 010$ ,  $PC = 0 \times 0002$ . Il nous reste maintenant à sauvegarder le résultat en mémoire. Pour sauvegarder en mémoire, à l'adresse stockée dans la RAM adressée par le PC, le contenu du registre A, il faut réaliser la séquence de micro-instructions ci-dessous, celles ci étant illustrées sur la figure 2.44:

- 1. diriger le PC vers RADM, donc lire le PC (ReadPC=1), transférer l'entrée A vers la sortie S pour l'UAL (UAL=0000), stocker le résultat dans RADM (SetRADM=1) et déclencher un front montant d'horloge
- 2. adresser la mémoire avec le contenu de la mémoire, donc lire la mémoire (ReadMem=1), diriger l'entrée B vers la sortie pour l'UAL (UAL=0001), stocker le résultat dans RADM (SetRADM=1) et déclencher un front montant d'horloge
- 3. stocker le contenu du registre A dans la mémoire, donc lire le registre A (ReadA=1), diriger l'entrée A vers la sortie pour l'UAL (UAL=0000), stocker le résultat en mémoire (SetMem=1) et déclencher un front montant d'horloge
- 4. incrémenter le PC donc lire le PC (ReadPC=1), incrémenter l'entrée A de l'UAL (UAL=1000), stocker le résultat dans le registre PC (SetPC=1) et déclencher un front montant d'horloge




FIGURE 2.41 — Séquence des micro-instructions permettant de charger la première opérande dans le registre A et d'incrémenter le PC.




FIGURE 2.42 – Séquence des micro-instructions permettant de charger la deuxième opérande dans le registre B et d'incrémenter le PC.




FIGURE 2.43 – Séquence des micro-instructions permettant d'additionner le contenu des registres A et B et de stocker le résultat dans le registre A. Notez qu'ici, il ne faut pas incrémenter le PC puisqu'aucune opérande n'a été consommée de la RAM.

#### Adressage direct des opérandes : exemple de l'incrémentation d'un compteur

Dans l'exemple précédent, les opérandes étaient consécutives dans la mémoire. Imaginons que nous souhaitions incrémenter un compteur. On disposerait alors dans la RAM des différents incréments de notre compteur. Mais où stocker le compteur, i.e. à quelle adresse stocker dans la RAM la valeur courant du compteur? On va le stocker à une adresse en mémoire, par exemple, à l'adresse 0x0A. Il faut alors pouvoir charger la valeur stockée à une adresse et pour cela il nous faut introduire un nouveau mode de chargement des données en mémoire, ce qu'on appelle un mode d'adressage. Lorsque la valeur indexée par le registre PC en RAM est la valeur à charger (comme ce fut le cas précédemment), on parle d'adressage immédiat. Lorsque la valeur indexée par le registre PC en RAM est l'adresse de la valeur à charger, on parle d'adressage direct. Il existe d'autres modes d'adressages que nous verrons un peu plus tard.

Reprenons l'exemple précédent en changeant la RAM pour utiliser le mode d'adressage direct, comme dans la table 2.9. Cette fois-ci la valeur  $0 \times 0010$  de la première opérande se trouve à l'adresse  $0 \times 000A$ . Comme précédemment, les données à utiliser sont disposées consécutivement en RAM et nous devons exécuter les instructions suivantes :

- charger dans le registre A la valeur dont l'adresse est adressée par le PC en RAM (c'est de l'adressage direct) et incrémenter le PC, ce qu'on notera A:=RAM[RAM[PC]];PC:=PC+1
- charger dans le registre B la valeur adressée par le PC en RAM (c'est de l'adresse immédiat),
   et incrémenter le PC, ce qu'on notera B:=RAM[PC]; PC:=PC+1,
- additionner le contenu des deux registres et stocker le résultat dans le registre A, ce qu'on notera A:=A+B,
- sauvegarder le contenu du registre A à l'adresse adressée par le PC en RAM et incrémenter le PC , ce qu'on notera RAM[PC] :=A;PC:=PC+1

La seule étape qui change par rapport à l'exemple précédent est le chargement direct de l'opérande dans le registre A. Pour charger dans le registre A la valeur dont l'adresse est adressée par le PC en RAM, il faudra exécuter la séquence de micro-instructions suivantes :

- 1. diriger le PC vers RADM, donc lire le PC (ReadPC=1), transférer l'entrée A vers la sortie S pour l'UAL (UAL=0000), stocker le résultat dans RADM (SetRADM=1) et déclencher un front montant d'horloge
- 2. adresser la mémoire avec le contenu de la mémoire, donc lire la mémoire (ReadMem=1), transférer l'entrée B vers la sortie S pour l'UAL (UAL=0001), stocker le résultat dans RADM (SetRADM=1) et déclencher un front montant d'horloge,
- 3. diriger le contenu de la mémoire vers le registre A, donc lire le contenu de la mémoire (ReadMem=1), transférer l'entrée B vers la sortie S de l'UAL (UAL=0001), stocker le résultat dans le registre A (SetA=1) et déclencher un front montant d'horloge,
- 4. incrémenter le registre PC, donc lire le PC (ReadPC=1), incrémenter l'entrée A de l'UAL




FIGURE 2.44 – Séquence des micro-instructions permettant de stocker en mémoire, à l'adresse contenue dans la RAM et adressée par le PC, le contenu du registre A ainsi que d'incrémenter le PC.

#### 2.4. UNE PREMIÈRE ARCHITECTURE INTERNE SIMPLE D'UN MICROPROCESSEUR 51

(UAL=1000), stocker le résultat dans le registre PC (SetPC=1)  $\bf et$  déclencher un front montant d'horloge.

Adresses		Con		
0010	000A	0001	000A	0000
0004	0000	0000	0000	0000
0008	0000	0000	0010	0000

Table 2.9 – Contenu de la RAM entre les adresses 0x0000 et 0x000C (la RAM étant adressable sur 16 bits, elle peut contenir  $2^{16}=65536$  mots de 16 bits, i.e. 4 chiffres hexadécimaux). On souhaite incrémenter un compteur dont la valeur est mémorisée à l'adresse  $0\times000A$ .

## Chapitre 3

## La couche ISA

Nous avions terminé la section précédente en utilisant un chemin de données séquencé manuellement. Nous avons d'ailleurs introduit deux couches d'architecture (fig.3.1) : une couche physique et une couche logique. La couche physique concerne la réalisation électronique, en utilisant notamment des transistors, de portes logiques. La couche logique, qui contient tout les circuits de logique combinatoire et séquentielle, offre un premier niveau d'abstraction : lorsqu'on parle de logique, on ne mentionne plus les transistors et on pourrait tout à fait concevoir de réaliser la couche physique sous-jacente avec une autre technologique (e.g. optique) sans pour autant que les raisonnements au niveau de la couche logique ne soit affecté. Dans cette partie, on ajoute encore un niveau d'abstraction : la couche ISA "Instruction Set Architecture". Ce niveau d'abstraction supplémentaire va nous permettre de nous détacher encore un plus de la réalisation matérielle/physique de la machine et nous faciliter aussi son utilisation.




FIGURE 3.1 – Dans cette partie on introduit une nouvelle couche d'abstraction : la couche ISA qui permet de se détacher un peu de la réalisation matérielle sous-jacente de la machine.

Ce qui rend l'utilisation de l'architecture plus facile en ajoutant des couches d'abstraction, c'est qu'à chaque fois qu'on traverse une couche d'abstraction, on change la nature des spécifications de l'architecture (fig.3.2).

Par exemple, les spécifications fonctionnelles de la couche physique, lorsque nous avons introduit




FIGURE 3.2 – Chaque fois qu'une nouvelle couche d'abstraction est introduite, les spécifications fonctionnelles de l'architecture change de nature et cela facilite son utilisation.

les transitors, sont données en terme de fonction de transfert caractéristique  $V_{out} = f(V_{in})$  faisant intervenir les tensions d'entrée et de sortie. Les spécifications logiques sont données sous la forme de tables de vérité, et on raisonne alors en termes d'états binaires d'entrée et de sortie plutôt qu'en terme de tensions d'entrée et de sortie. La couche ISA spécifie des registres, des opérations réalisables et des instructions (nous allons voir ça dans un instant) pour manipuler leurs contenus : LOADA, STA, ADDA. Nous verrons dans le prochain chapitre une autre couche d'abstraction introduite par les langages de haut niveau, comme Python, C, C++, qui apporte une plus grande souplesse dans la programmation mais également une abstraction de l'architecture telle que ce sera exactement le même propgramme qui pourra être exécuté sur plusieurs architectures. Après cette petite parenthèse, concentrons nous sur la couche ISA Instruction Set Architecture et voyons comment automatiser le séquencement du chemin de données. Pour cela, il faut résoudre deux problèmes :

- comment indiquer à la machine la séquence d'instructions à exécuter?
- étant donnée une instruction, comment générer la séquence de micro-instructions, i.e. la séquence de signaux de contrôle du chemin de données

Au même titre que nous avons établi un code binaire pour représenter des entiers, des caractères, etc... on va se donner un code binaire pour coder les instructions et on va placer ces instructions dans la RAM. C'est d'ailleurs un des principes de l'architecture de von Neumann que de placer indifféremment les instructions et les données en RAM. Au même titre que lorsqu'on voit le mot binaire 1000001, on ne sait pas d'après le mot si la valeur est un A codé en ASCII, -63 codé en complément à deux ou l'entier naturel 65, ce n'est pas le code qui vous dit qu'un mot est une instruction ou une donnée, mais c'est l'utilisation qu'on va en faire.

Le deuxième problème consiste à trouver un moyen de générer la séquence des signaux de contrôle qui permettent de réaliser les opérations que nous souhaitons réaliser avec le chemin de données. Générer une séquence de sorties se réalise très bien grâce à, ce qu'on appelle, un transducteur finis.

## 3.1 Programme et données en mémoire

#### 3.1.1 Codage des instructions en mémoire

Reprenons l'exemple du chapitre précédent 2.4.3. Le contenu de la RAM avec uniquement les opérandes est représenté à nouveau sur la figure 3.3.

Adresses	Contenu						
0000	0010	0001	000A	0000			
0004	0000	0000	0000	0000			
0008	0000	0000	0000	0000			

FIGURE 3.3 – Contenu de la RAM avec uniquement les opérandes tel que nous l'avons considéré dans la section 2.4.3.

Je vous propose une étape intermédiaire (qui pour le moment ne fait aucun sens puisque j'écris des caractères au lieu de nombres binaires!) en ajoutant les instructions dans la RAM sur la figure

- 3.4a. On indique alors directement en RAM le programme qui, ici, consiste :
  - 1. à charger dans le registre A la valeur  $0 \times 0010$ ,
  - 2. puis à charger dans le registre B la valeur  $0 \times 0001$ ,
  - 3. puis à additionner le contenu des registres A et B et stocker le résultat dans le registre A
  - 4. et enfin à sauvegarder la valeur du registre A en RAM à l'adresse  $0 \times 000 A$ .

Donnons nous maintenant un code, qui pour le moment vous paraîtra totalement arbitraire mais qui le sera moins dans les sections qui suivent. En tout cas, donnons nous le code sur 16 bits comme dans la table 3.1.

Nom de l'instruction	Code de l'instruction
LDAi	$0 \times 1000$
$\operatorname{LDAd}$	$0 \times 1400$
LDBi	$0 \times 2000$
STA	$0 \times 1c00$
ADDA	$0 \times 3000$

TABLE 3.1 – Codes binaires sur 16 bits des instructions LDAi, LDAd, LDBi, STA et ADDA considérées jusqu'à maintenant

Armés de ces codes d'instruction, nous pouvons maintenant produire le contenu de la RAM en remplaçant les instructions par leur code telle que sur la figure 3.4b.

Adresses	Contenu				Adresses		Con	tenu	
0000	LDAi	0010	LDBi	0001	0000	1000	0010	2000	0001
0004	ADDA	STA	000A	0000	0004	3000	1c00	000A	0000
0008	0000	0000	0000	0000	0008	0000	0000	0000	0000
	1	a)				ı	b)		

FIGURE 3.4 - a) Contenu de la RAM dont nous aimerions disposer pour indiquer à la machine la séquence des instructions à appliquer. b) Contenu de la RAM une fois les instructions codées en binaire.

Nous venons d'écrire notre premier programme en langage machine. Tout est dans la RAM : le programme et les données. En voyant ce morceau de RAM et en connaissant les codes des instructions, vous êtes capable de comprendre ce que fait ce programme (ce qui n'était pas le cas avant puisque vous n'aviez que les opérandes et ne saviez donc pas quoi en faire!); Il suffit d'appliquer le raisonnement suivant :

- la RAM commence à l'adresse  $0 \times 0000$  par une instruction
- la première instruction a le code 0 × 1000 et donc c'est l'instruction LDAi
- comme LDAi a besoin d'une seule opérande, le seul mot suivant est cette opérande
- puis vient une autre instruction de code  $0 \times 2000$  qui corresponds à l'instruction LDBi
- comme LDBi a besoin d'une seule opérande, le seul mot suivant est cette opérande
- puis vient une autre instruction de code 0 × 3000 qui corresponds à l'instruction ADDA qui n'a pas besoin d'opérande
- puis vient une autre instruction de code  $0 \times 1c00$  qui corresponds à l'instruction STA
- comme STA a besoin d'une seule opérande, le seul mot suivant est cette opérande

Voyons maintenant comment automatiser l'exécuter de ce programme.

#### 3.1.2 Récupérer l'instruction depuis la mémoire (fetch)

Le fait d'introduire les instructions dans la RAM nécessite de changer un peu la façon dont le séquenceur utilise la mémoire. En effet, on ne traite plus uniquement des opérandes mais il faut également extraire les instructions de la mémoire, ce qu'on appelle la **phase de fetch**.

On ajoute au chemin de données un registre, le **registre d'instruction** (RI), un régistre dédié à la mémorisation de l'instruction en cours d'exécution. Le chemin de données est alors un peu modifié comme sur la figure 3.5. Pour rester homogène avec l'introduction des autres registres,




FIGURE 3.5 – Chemin de données avec le registre d'instruction (RI), un registre dédié à mémoriser l'instruction en cours d'exécution. Ce registre n'a besoin d'être accessible en lecture que par le séquenceur.

le registre d'instruction est connecté sur le bus de sortie de l'UAL mais rien ne l'oblige puisque les instructions seront toujours fournies par la RAM. Aussi, la sortie du registre d'instruction est redirigée vers le séquenceur (ce qui est responsable d'orchestrer le chemin de données, i.e. vous pour le moment) qui est le seul élément qui a besoin de connaître l'instruction en cours d'exécution.

Les micro-instructions pour la phase de fetch sont assez simples, elles consistent simplement à charger le contenu de la RAM dans le registre d'instruction et à incrémenter le PC : RI :=RAM[PC] ; PC := PC+1.

# 3.2 Générer les micro-instructions par une machine à états finis

Lorsque nous avons introduit notre premier chemin de données à la fin du chapitre précédent, nous avons exécuté des instructions et chacune de ces instructions nécessitait une séquence de micro-instructions c'est à dire une séquence de signaux de contrôle. En informatique, produire une séquence de sorties (éventuellement dépendantes d'entrées) se représente bien sous la forme d'un automate à états finis <sup>1</sup>.

#### 3.2.1 Une machine à états finis pour le fetch

Commençons par voir comment générer la séquence de micro-instructions pour la phase de récupération de l'instruction, la phase de **fetch**. La phase de fetch consiste à :

- 1. diriger le PC vers RADM, donc lire le PC (ReadPC=1), transférer l'entrée A vers la sortie S pour l'UAL (UAL=0000), stocker le résultat dans RADM (SetRADM=1) et déclencher un front montant d'horloge
- 2. diriger le contenu de la mémoire vers le registre RI, donc lire le contenu de la mémoire (ReadMem=1), transférer l'entrée B vers la sortie S de l'UAL (UAL=0001), stocker le résultat dans le registre RI (SetRI=1) et déclencher un front montant d'horloge
- 3. incrémenter le registre PC, donc lire le PC (ReadPC=1), incrémenter l'entrée A de l'UAL (UAL=1000), stocker le résultat dans le registre PC (SetPC=1) et déclencher un front montant d'horloge

Cette séquence peut se représenter graphiquement sous la forme d'un transducteur finis comme sur la figure 3.6.

<sup>1.</sup> en toute rigueur, un transducteur finis. Un automate à états finis est constitué d'une collection d'états, dont des états initiaux et finaux, et de transitions éventuellement stochastiques entre les états. L'automate démarre dans un des états initiaux et les transitions sont empruntées en fonction des entrées reçues. Un transducteur fini rajoute des sorties générées soit en fonction des états, soit en fonction des transitions. Dans le cas de transitions déteministes, on parle de machine de Moore (lorsque les sorties ne dépendent que de l'état courant) et machine de Mealy (lorsque les sorties dépendent de l'état courant et des entrées)




FIGURE 3.6 – Machine à états générant les micro-instructions pour récupérer l'instruction RI := MEM[PC]; PC:=PC+1. Les transitions sont empruntées à chaque front montant d'horloge.

Pour exécuter l'instruction de fetch, il suffit alors de démarrer l'automate dans l'état 0 et d'emprunter les transitions à chaque front montant d'horloge.

#### 3.2.2 Une machine à états finis par instruction

Pour définir les machines à états pour les instructions, reprenons l'exemple du chargement immédiat d'une opérande de la RAM vers le registre A. Nous noterons cette instruction **LDAi**. La séquence de micro-instructions que nous avons considérées est la suivante :

- 1. diriger le PC vers RADM, donc lire le PC (ReadPC=1), transférer l'entrée A vers la sortie S pour l'UAL (UAL=0000), stocker le résultat dans RADM (SetRADM=1) et déclencher un front montant d'horloge
- 2. diriger le contenu de la mémoire vers le registre A, donc lire le contenu de la mémoire (ReadMem=1), transférer l'entrée B vers la sortie S de l'UAL (UAL=0001), stocker le résultat dans le registre A (SetA=1) et déclencher un front montant d'horloge
- 3. incrémenter le registre PC, donc lire le PC (ReadPC=1), incrémenter l'entrée A de l'UAL (UAL=1000), stocker le résultat dans le registre PC (SetPC=1) et déclencher un front montant d'horloge

Cette séquence peut se représenter graphiquement sous la forme d'un transducteur finis comme sur la figure 3.7.




FIGURE 3.7 – Machine à états générant les micro-instructions pour le chargement immédiat d'une opérande dans le registre A. Les transitions sont empruntées à chaque front montant d'horloge. L'instruction sera notée **LDAi**.

Les états sont numérotés 0, 1, 2 et 3, 0 étant l'état initial et 3 l'état final. Sous chacun des états se trouve l'état des signaux de contrôle. Les signaux de contrôle qui ne sont pas précisés sont à 0. Les transitions sont empruntées à chaque front montant d'horloge et sont ici indépendantes des entrées (ce qui ne sera pas le cas pour quelques instructions comme les branchements). On peut de la même façon construire des machines à états pour les autres instructions mentionnées dans la section 2.4.3. Pour l'instruction de chargement immédiat dans le registre B, que nous noterons LDBi, la machine à état est donnée sur la figure 3.8.

Pour l'instruction additionnant le contenu des registres A et B et stockant le résultat dans le registre A, que nous noterons **ADDA**, la machine à état est donnée sur la figure 3.9.

Pour l'instruction stockant le contenu du registre A en mémoire à l'adresse stockée en RAM à l'adresse stockée dans PC, que nous noterons **STA**, la machine à état est donnée sur la figure 3.10.

Il nous reste une dernière instruction que nous avons évoqué lors de l'exemple de la section 2.4.3 : le chargement direct. Pour l'instruction chargeant dans le registre A le contenu de la mémoire RAM[RAM[PC]], que nous noterons LDAd, la machine à état est donnée sur la figure 3.11.




FIGURE 3.8 – Machine à états générant les micro-instructions pour le chargement immédiat d'une opérande dans le registre B. Les transitions sont empruntées à chaque front montant d'horloge. L'instruction sera notée **LDBi**.




FIGURE 3.9 – Machine à états générant les micro-instructions pour l'addition du contenu des registres A et B, le résultant étant sauvegardé dans le registre A. Les transitions sont empruntées à chaque front montant d'horloge. L'instruction sera notée **ADDA**. Il n'y a pas à incrémenter le PC puisqu'aucune opérande n'est consommée en RAM.




FIGURE 3.10 – Machine à états générant les micro-instructions pour la sauvegarde du contenu du registre A à l'adresse RAM[PC]. Les transitions sont empruntées à chaque front montant d'horloge. L'instruction sera notée **STA**.




FIGURE 3.11 – Machine à états générant les micro-instructions pour le chargement direct d'une opérande dans le registre A : A := RAM[RAM[PC]];PC:=PC+1. Les transitions sont empruntées à chaque front montant d'horloge. L'instruction sera notée **LDAd**.

#### 3.2.3 Une machine à états finis pour toutes les instructions

Nous venons de voir différentes machines à états finis permettant de générer les séquences de micro-instruction pour la phase de fetch (fig 3.6) ainsi que pour les instructions LDAi (fig 3.7), LDAd (fig 3.11), LDBi (fig 3.8), STA (fig 3.10) et ADDA (fig 3.9). On peut agréger toutes ces machines à état pour en construire une plus grande qui soit capable de générer les micro-instructions pour 1) récupérer l'instruction à exécuter et 2) exécuter cette instruction. Cette machine à état peut ressembler à celle de la figure 3.12.




FIGURE 3.12 — Machine à états générant les micro-instructions pour 1) transférer l'instruction à exécuter dans le registre RI et 2) exécuter l'instruction récupérée en ne considérant ici que les instructions LDAi, LDAd, LDBi, STA, ADDA et construite en agrégeant les machines à états 3.6, 3.7, 3.8, 3.10, 3.11, 3.9. Les transitions sont empruntées à chaque front montant d'horloge. L'état Fetch0 est l'état initial. A la fin de chaque instruction, on retourne à la phase de Fetch.

Avant d'exécuter une instruction, il faut la récupérer et la transférer dans le registre RI, donc la phase de fetch est commune à toutes les instructions et sa machine à états prefixe toutes les autres. En fonction de l'instruction récupérée pendant la phase de fetch, c'est l'une ou l'autre des machines à états qui est utilisée. Il nous faut maintenant voir comment réaliser cette machine à état et l'interfacer avec le chemin de données.

## 3.3 Séquencement microprogrammé du chemin de données

## 3.3.1 Circuit logique du séquenceur microprogrammé et interface avec le chemin de données

Nous avons présenté sur la figure 3.12 la machine à état permettant de générer les microinstructions pour les instructions LDAi, LDBi, STA, LDAd. On s'intéresse maintenant au circuit logique réalisant cette machine à état. La réalisation de ce circuit logique est en fait, dans le principe, tout à fait similaire à l'illustration 2.25 lorsque nous avons introduit la logique séquentielle. Il nous faut un circuit calculant l'état suivant à partir de l'état courant et un circuit générant les sorties de contrôle à partir de l'état courant. Les signaux de contrôle, i.e. les microinstructions vont être mémorisées dans une ROM adressable par un registre et le contenu du registre contient l'état courant de la machine à état, comme illustré sur la figure 3.13. Nous utilisons ici un registre MicroPC de 8 bits, donc également une ROM adressable sur 8 bits (8 bits nous suffiront pour coder toutes les micro-instructions nécessaires pour l'architecture considérée dans ce cours). Jusqu'à maintenant, seuls 16 signaux de contrôle apparaissent sur le chemin de données mais, nous anticipons les évolutions à venir dans les prochains chapitres en utilisant une ROM contenant des mots de 32 bits.




FIGURE 3.13 – Une première version du circuit logique d'un séquenceur micro-programmé. L'état est stocké dans le registre MicroPC qui adresse une ROM dont la sortie corresponds aux signaux de contrôle du chemin de données. La ROM est adressable sur 8 bits et contient des mots de 32 bits. Parmi les sorties de la ROM, celles qui ne sont pour le moment pas connectées au chemin de données sont grisées.

En pratique, les instructions que nous allons considérer dans notre réalisation ne nécessiteront jamais plus de 4 étapes de micro-instructions. Nous allons donc réserver 4 mots mémoire pour chaque instruction de notre architecture ainsi que 4 mots mémoires pour la phase de fetch/decode. L'instruction courante à exécuter, stockée dans le registre d'instruction, est codée sur 16 bits. Sur le schéma 3.13, seules les 8 bits de poids forts alimentent le multiplexeur en entrée du registre MicroPC. En ROM, on stockera les micro-instructions pour chaque instruction. A quelle adresse allons nous trouver ces micro-instructions? et bien aux adresses qui sont les 8 bits de poids forts de nos codes d'instruction, à savoir :

- entre les adresses 0x08 et 0x0b : micro-instructions pour la phase de fetch/decode,
- entre les adresses 0x10 et 0x13 : micro-instructions de l'instruction **LDAi** (le code pour LDAi étant  $0 \times 1000$ ,
- entre les adresses 0x14 et 0x17 : micro-instructions de l'instruction **LDAd** (le code pour LDAi étant  $0 \times 1400$ ,
- entre les adresses 0x1c et 0x1f: micro-instructions de l'instruction **STA** (le code pour LDAi étant  $0 \times 1c00$ ,
- entre les adresses 0x20 et 0x23 : micro-instructions de l'instruction **LDBi** (le code pour LDAi étant  $0 \times 2000$ ,
- entre les adresses 0x30 et 0x33 : micro-instructions de l'instruction **ADDA** (le code pour LDAi étant  $0 \times 3000$ .

Le multiplexeur à l'entrée du registre MicroPC a un rôle particulier : c'est ce multiplexeur qui va, soit charger l'adresse de départ des micro-instructions si CodeMux=10, soit passer à l'adresse MicroPC+1 si CodeMux=00, soit charger une adresse fournie par les signaux de contrôle si CodeMux=01. C'est grâce à ce multiplexeur qu'on va pouvoir réaliser les branchements de la machine à états aux états Fetch2 et pour reboucler à l'état Fetch0. A chaque étape, il faudra configurer les bits de sélection du multiplexeur CodeMux pour :

— soit incrémenter le MicroPC en utilisant CodeMux=00

- soit charger dans le MicroPC la valeur de l'entrée @Adr, en utilisant CodeMux=01
- soit charger dans le MicroPC les 8 bits de poids fort de l'instruction, en utilisant Code-Mux=10

L'interface entre le séquenceur micro-programmé et le chemin de données se fait de la manière suivante (fig.3.14) :

- le séquenceur a besoin de recevoir en entrée l'instruction a exécuter, on avait introduit le registre d'instruction dans le chemin de données et une première façon de faire est donc de connecter la sortie du registre d'instruction à l'entrée "Instruction" du séquenceur. Mais, il s'avère que dans le cas d'un séquenceur micro-programmé, le registre d'instruction est inutile et le séquenceur peut directement recevoir son entrée du bus B,
- le séquenceur contrôle en sortie le chemin de données en produisant les micro-instructions. Nous utilisons ici 32 bits de sortie en prévision des évolutions qui vont venir dans les chapitres suivants. Les signaux de contrôle qui ne sont pour le moment pas utilisés sont grisés sur les figures du séquenceur.




FIGURE 3.14 – Une première version de l'architecture comprenant le chemin de données, le séquenceur micro-programmé et la RAM.

Voyons maintenant comment remplir la ROM du séquenceur en reprenant toutes les micro-instructions de la phase fetch/decode et des instructions LDAi  $(0 \times 1000)$ , LDAd $(0 \times 1400)$ , LDBi $(0 \times 2000)$ , STA $(0 \times 1c00)$  et ADDA $(0 \times 3000)$ .

Initialisation: le contenu du MicroPC étant  $0 \times 00$ , et comme nous devons commencer par la phase de fetch/decode, il faut charger dans le MicroPC l'adresse  $0 \times 08$ . Il faut donc produire les signaux de contrôle CodeMux=0b01, @Adr=0b000010000, tous les autres signaux étant à 0, soit le mot binaire sur 32 bits, en séparant les paquets de 4 bits par des "." pour plus de lisibilité, 0000.0000.1000.0000.0000.0000.0000.1000, soit en hexadécimal  $0 \times 00800008$ .

**Fetch/Decode :** n'ayant plus de registre d'instruction (parce qu'il ne va pas nous servir), il faut adapter un peu les signaux de contrôle que nous avions donnés lorsque nous avons définis la machine à états pour le fetch/decode. Il faut maintenant :

1. charger le PC dans RADM et incrémenter MicroPC, soit ReadPC=1, UAL=0000, SetRADM=1, CodeMux=00, ce qui donne le mot hexadécimal ROM[0x08] =  $0 \times 00000c00$ 

2. charger le contenu de la mémoire dans le registre MicroPC et incrémenter le PC, soit Read-Mem=1, CodeMux=10, ReadPC=1, UAL=1000, SetPC=1, ce qui donne le mot hexadécimal ROM $[0x09] = 0 \times 01401900$ 

Notez une chose intéressante, on peut simultanément charger le contenu de la mémoire dans le registre MicroPC et incrémenter le registre PC puisque ces signaux n'empruntent pas les mêmes bus et ne rentrent donc pas en conflit. Comme le registre MicroPC est chargé avec les 8 bits de poids fort de l'instruction, la ROM est adressée au début des micro-instructions de la dite instruction.

**Instruction LDAi**: l'instruction de chargement immédiat dans le registre A, LDAi, a le code  $0 \times 1000$ , les microinstructions commencent donc à l'adresse  $0 \times 10$  de la ROM et sont :

- 1. charger le PC dans RADM et incrémenter MicroPC, soit ReadPC=1, UAL=0000, SetRADM=1, CodeMux=00, ce qui donne le mot hexadécimal  $ROM[0x10] = 0 \times 00000c00$
- 2. transférer le contenu de la mémoire dans le registre A et incrémenter MicroPC, soit Read-Mem=1, UAL=0001, SetA=1, CodeMux=00, ce qui donne le mot hexadécimal ROM[0x11] =  $0 \times 00084100$
- 3. incrémenter le PC et charger dans MicroPC l'adresse  $0 \times 00$  pour faire reboucler notre machine à états à l'état initial, soit ReadPC=1, UAL=1000, SetPC=1, CodeMux=01 et @Adr=00, ce qui donne le mot hexadécimal ROM[0x12] =  $0 \times 00c01800$

**Instruction LDAd**: l'instruction de chargement direct dans le registre A, LDAd, a le code  $0 \times 1400$ , les microinstructions commencent donc à l'adresse  $0 \times 14$  de la ROM et sont :

- 1. charger le PC dans RADM et incrémenter MicroPC, soit ReadPC=1, UAL=0000, SetRADM=1, CodeMux=00, ce qui donne le mot hexadécimal  $ROM[0x14] = 0 \times 00000c00$
- 2. charger le contenu de la mémoire dans le registre RADM et incrémenter MicroPC, soit ReadMem=1, UAL=0001, SetRADM=1, CodeMux=00, ce qui donne le mot hexadécimal ROM[0x15] =  $0 \times 00080500$
- 3. transférer le contenu de la mémoire dans le registre A et incrémenter MicroPC, soit Read-Mem=1, UAL=0001, SetA=1, CodeMux=00, ce qui donne le mot hexadécimal ROM[0x16] = 0 × 00084100
- 4. incrémenter le PC et charger dans MicroPC l'adresse  $0 \times 00$  pour faire reboucler notre machine à états à l'état initial, soit ReadPC=1, UAL=1000, SetPC=1, CodeMux=01 et @Adr=00, ce qui donne le mot hexadécimal ROM[0x17] =  $0 \times 00c01800$

**Instruction STA** : l'instruction de sauvegarde du registre A en mémoire, STA, a le code  $0 \times 1c00$ , les microinstructions commencent donc à l'adresse  $0 \times 1c$  de la ROM et sont :

- 1. charger le PC dans RADM et incrémenter MicroPC, soit ReadPC=1, UAL=0000, SetRADM=1, CodeMux=00, ce qui donne le mot hexadécimal ROM[0x1c] =  $0 \times 00000c00$
- 2. charger le contenu de la mémoire dans le registre RADM et incrémenter MicroPC, soit ReadMem=1, UAL=0001, SetRADM=1, CodeMux=00, ce qui donne le mot hexadécimal ROM[0x1d] =  $0 \times 00080500$
- 3. transférer le contenu du registre A dans la mémoire et incrémenter MicroPC, soit ReadA=1, UAL=0000, SetMem=1, CodeMux=00, ce qui donne le mot hexadécimal ROM[0x1e] =  $0 \times 00002200$
- 4. incrémenter le PC et charger dans MicroPC l'adresse  $0 \times 00$  pour faire reboucler notre machine à états à l'état initial, soit ReadPC=1, UAL=1000, SetPC=1, CodeMux=01 et @Adr=00, ce qui donne le mot hexadécimal ROM[0x1f] =  $0 \times 00c01800$

**Instruction LDBi**: l'instruction de chargement immédiat du registre B, LDBi, a le code  $0 \times 2000$ , les microinstructions commencent donc à l'adresse  $0 \times 20$  de la ROM et sont :

1. charger le PC dans RADM et incrémenter MicroPC, soit ReadPC=1, UAL=0000, SetRADM=1, CodeMux=00, ce qui donne le mot hexadécimal  $ROM[0x20] = 0 \times 000000c00$ 

- 2. charger le contenu de la mémoire dans le registre B et incrémenter MicroPC, soit Read-Mem=1, UAL=0001, SetB=1, CodeMux=00, ce qui donne le mot hexadécimal ROM[0x21] =  $0 \times 00090100$
- 3. incrémenter le PC et charger dans MicroPC l'adresse  $0 \times 00$  pour faire reboucler notre machine à états à l'état initial, soit ReadPC=1, UAL=1000, SetPC=1, CodeMux=01 et @Adr=00, ce qui donne le mot hexadécimal ROM[0x22] =  $0 \times 00c01800$

**Instruction ADDA** : l'instruction d'addition des registres A et B, sauvegardant le résultat dans A, ADDA, a le code  $0 \times 3000$ , les microinstructions commencent donc à l'adresse  $0 \times 30$  de la ROM et sont :

1. additionner le contenu des registres A et B, stocker le résultat dans A et charger dans MicroPC l'adresse  $0 \times 00$  pour faire reboucler notre machine à états à l'état initial, soit ReadA=1, ReadB=1, SetA=1, UAL=0110, CodeMux=01, @Adr=00, ce qui donne le mot hexadécimal ROM[0x30]= $0 \times 00b0e000$ 

Notre jeu d'instruction reste encore un peu limité, avant de le compléter, il nous manque en fait encore un ingrédient qui va nécessiter une légère modification de la commande du multiplexeur du séquenceur (et heureusement n'aura pas d'influence sur les micro-instructions que nous venons de définir) : les branchements.

#### 3.3.2 Les branchements

Imaginons que je souhaite calculer la factorielle avec l'architecture introduite jusqu'à maintenant. La fonction factorielle est définie par :

$$fact(n) = \begin{cases} \sin n = 0 \text{ alors} & 1\\ \sin n & n * fact(n-1) \end{cases}$$

Pour le moment, nous ne pouvons pas gérer le "Si ... alors ... sinon", ce qu'on appelle en informatique des **structures de contrôle**. Il nous faut introduire des instructions qu'on appelle des branchements. Nous allons considérer trois instructions de branchement JMP  $(0 \times 7000)$ , JZA  $(0 \times 7400)$ , JZB  $(0 \times 7800)$ . Ces trois instructions requièrent une opérande. Elles seront donc codées en mémoire en utilisant deux mots de la forme JMP op, JZA op, JZB op et leur sémantique est la suivante :

— JMP op : charger dans le registre PC la valeur de l'opérande, ce qu'on appellera aussi sauter inconditionnellemment à l'adresse op, ce qu'on peut écrire :

$$\texttt{JMP op} \Leftrightarrow PC := op$$

— JZA op : charger dans le registre PC la valeur de l'opérande si le contenu du registre A est nul, sinon incrémenter le PC, ce qu'on peut écrire :

$$\mbox{JZA op} \Leftrightarrow \begin{cases} PC := op & \mbox{si } A == 0 \\ PC := PC + 1 & \mbox{sinon} \end{cases}$$

— JZB op : charger dans le registre PC la valeur de l'opérande si le contenu du registre B est nul, sinon incrémenter le PC, ce qu'on peut écrire :

$$\mbox{JZB op} \Leftrightarrow \begin{cases} PC := op & \mbox{si } B == 0 \\ PC := PC + 1 & \mbox{sinon} \end{cases}$$

L'instruction JMP  $(0 \times 7000)$  ne nécessite pas de changer le chemin de données. Son code d'instruction étant  $0 \times 7000$ , les micro-instructions associées seront codées dans la ROM à partir de l'adresse  $0 \times 70$ :

— Transférer le contenu du PC dans RADM, soit ReadPC=1, UAL=0000, SetRADM=1, ce qui donne le mot hexadécimal ROM $[0x70] = 0 \times 00000c00$ 

— Transférer le contenu de la mémoire dans le PC et charger l'adresse  $0 \times 00$  dans le MicroPC, soit ReadMem=1, UAL=0001, SetPC=1, CodeMux=01, @Adr=00, ce qui donne le mot hexadécimal ROM[0x71] =  $0 \times 00881100$ 

Notez que bien que nous avons chargé une opérande dans le registre PC, il ne faut donc surtout pas l'incrémenter puisqu'on vient justement d'y charger une nouvelle valeur.




FIGURE 3.15 – Une deuxième version de l'architecture comprenant le chemin de données, le séquenceur micro-programmé et la RAM. Cette version est une version modifiée de la figure 3.14 pouvant prendre en charge les sauts conditionnels JZA, JZB.

Les deux autres instructions de branchement JZA et JZB nécessitent de tester si le contenu des registres A ou B est nul. Pour effectuer ce test, nous pouvons utiliser l'UAL. En effet, avec le code UAL=0000, on dirige en sortie la valeur de l'entrée A et on dispose également des signaux d'états Z, C, V. L'indicateur Z nous signale si la sortie est nulle. Avec le code UAL 0000, puisque S=A, cela revient à tester si le contenu du registre A est nul. On peut procéder de manière similaire pour savoir si le contenu du registre B est nul, en utilisant le code UAL 0001 et en utilisant la valeur de l'indicateur Z. En fonction de la valeur de l'indicateur Z, la micro-instruction suivant le test n'est pas la même. Je vous propose de procéder de la manière suivante :

- si Z=0, la prochaine micro-instruction est à l'adresse MicroPC+1
- si Z=1, la prochaine micro-instruction est à l'adresse @Adr

Pour pouvoir gérer ce test, on modifie l'architecture comme sur la figure 3.15. On introduit alors un composant de logique combinatoire MuxSel produisant les bits de sélection du multiplexeur et dont les entrées sont

- CodeMCount, codé sur 3 bits et prenant la place de CodeMux,
- l'indicateur Z de nullité de la sortie de l'UAL

La table de vérité du sélecteur MuxSel est donnée ci-dessous :

CodeMCount	$\mathbf{Z}$	$S_1S_0$	Sémantique
000	0 ou 1	00	MicroPC := MicroPC + 1
001	0 ou $1$	01	MicroPC := @Adr
010	0 ou $1$	10	MicroPC := Instruction
011	0	00	MicroPC := MicroPC+1 si la sortie de l'UAL est non nulle
011	1	01	MicroPC := @Adr si la sortie de l'UAL est nulle

Passons maintenant aux micro-instructions et donc au contenu de la ROM. L'instruction JZA a le code  $0 \times 7400$ , les microinstructions commencent donc à l'adresse  $0 \times 74$  de la ROM et sont :

- 1. diriger le contenu du registre A vers la sortie de l'UAL et mettre le composant MuxSel dans le mode de test, soit ReadA=1, UAL=000, CodeMCount=011, @Adr=0x76, ce qui donne le mot hexadécimal  $ROM[0x74]=0 \times 01802076$
- 2. à l'adresse 0x75 de la ROM se trouve la micro-instruction lorsque le contenu de A est non nul, c'est à dire incrémenter le PC et charger dans MicroPC l'adresse 00, soit ReadPC=1, UAL=1000, SetPC=1, CodeMCount=001, ce qui donne le mot hexadécimal ROM[0x75]= $0 \times 00c01800$ ,
- 3. aux adresses 0x76 et 0x77 se trouvent les deux micro-instructions lorsque le contenu du registre A est nul :
  - (a) il faut transférer le contenu du PC dans RADM, et incrémenter MicroPC, soit ReadPC=1, UAL=0000, SetRADM=1, CodeMCount=000, ce qui donne le mot hexadécimal ROM[0x76]=0  $\times$  000000c00
  - (b) récupérer la nouvelle valeur du PC qui se trouve en mémoire et charger l'adresse 0x00 dans MicroPC, soit ReadMem=1, UAL=0001, SetPC=1, CodeMCount=001, ce qui donne le mot hexadécimal ROM $[0x77] = 0 \times 00881100$

Un raisonnement similaire permet de déterminer les micro-instructions pour l'instruction JZB.

#### Machine à état du séquenceur

Après les modifications que nous venons d'introduire dans les sections précédentes (disparition du registre d'instruction RI devenu inutile, ajout des branchements), il convient d'introduire la nouvelle machine à états permettant de réaliser le séquencement du chemin de données. Celle-ci est présentée sur la figure 3.16. Par rapport à la machine à états que nous avions introduite sur la figure 3.12, il y quelques différences notables :

- la phase de fetch ne contient que deux états; le registre PC peut être incrémenté simultanément au chargement de l'état dans le registre MicroPC puisque ces deux opérations empruntent des chemins disjoints dans le chemin de données,
- les étiquettes RI = ...? ont disparus des branchements puisque ces branchements sont empruntés en chargeant une valeur particulière dans le MicroPC qui est justement le but du dernier état du fetch et de la micro-instruction CodeMCount=010,
- le retour à la phase de fetch (0x08) à la fin de chaque branche se fait grâce aux signaux de contrôle CodeMCount=001, @Adr=0x08, qui permettent justement de brancher le MicroPC à l'adresse 0x08 qui est le premier état du fetch.




FIGURE 3.16 – Machine à états générant les micro-instructions pour 1) Récupérer l'instruction en RAM (fetch) et brancher (decode) sur la sous-machine à état d'exécution de l'instruction 2) exécuter l'instruction (execute) récupérée en ne considérant ici que les instructions LDAi, LDAd, LDBi, STA, ADDA, JMP et JZA. Les transitions sont empruntées à chaque front montant d'horloge. Ici, chaque état se voit attribuer un code qui permet de savoir quels signaux de contrôle doivent être générés en fonction de la valeur du registre MicroPC. Les signaux de contrôle sont produit par la ROM adressée par le MicroPC. Notez que dans le dernier état du fetch, on peut charger une nouvelle valeur dans le MicroPC tout en incrémentant le registre PC.

3.4. RÉCAPITULONS 67

#### 3.4 Récapitulons

#### 3.4.1 Architecture

Récapitulons l'architecture que nous avons construite jusqu'à maintenant. Le schéma du chemin de données avec le séquenceur microprogrammé est donné sur la figure 3.17.




FIGURE 3.17 – Architecture comprenant le chemin de données, le séquenceur micro-programmé et la RAM.

L'unité arithmétique propose plusieurs opérations dont je vous rappelle les codes et la signification dans la table 3.2.

Code	Opération	Code	Opération
0000	S = A	1000	S = A + 1
0001	S = B	1001	S = A - 1
0010	S = A & B	1010	$S = A \times B$
0011	S = A B	1011	S = A >> 1
0100	$S = \overline{A}$	1100	
0101	$S = \overline{B}$	1101	
0110	S = A + B	1110	
0111	S = A - B	1111	

TABLE 3.2 — Code des opérations fournies par l'UAL. Pour ne pas confondre les opérations booléennes et arithmétiques sur des entiers, on note A&B le ET logique, A|B le OU logique, A+B l'addition. L'opération A >> 1 décale la représentation d'un bit sur la droite; cette opération divise par deux la valeur de A.

Le composant de logique combinatoire MuxSel permet de prendre en charge les sauts conditionnels JZA et JZB en fonction de l'état de l'indicateur de nullité Z de l'UAL et sa table de vérité est :

	CodeMCount	$\mathbf{Z}$	$S_1S_0$	Sémantique
•	000	0 ou 1	00	MicroPC := MicroPC+1
	001	0 ou $1$	01	MicroPC := @Adr
	010	0 ou $1$	10	MicroPC := Instruction
	011	0	00	MicroPC := MicroPC+1 si la sortie de l'UAL est non nulle
	011	1	01	MicroPC := @Adr si la sortie de l'UAL est nulle

#### 3.4.2 Liste et format des instructions

Dans ce chapitre, nous n'avons évoqué que les instructions LDAi, LDAd, LDBi, ADDA et STA, je vous propose dans la table 3.3 la liste complète des instructions que supporte l'architecture avec leur code et leur sémantique. Les instructions sont codées sur un ou deux mots. Les instructions codées sur 1 mot sont celles qui ne nécessitent pas d'opérandes comme ADDA. Les instructions codées sont deux mots sont celles qui nécessitent une opérande comme STA.

3.4. RÉCAPITULONS 69

Code instruction	Nom	Mots	Description
0x0c00	END	1	Fin du programme
0x1000	LDAi	2	Charge la valeur de l'opérande dans le registre A. [A :=opérande]
0x1400	LDAd	2	Charge la valeur dans la RAM pointée par l'opérande dans le
			registre A. $[A := Mem[opérande]].$
0x1c00	STA	2	Sauvegarde en mémoire la valeur du registre A à l'adresse donnée
			par l'opérande. $[Mem[opérande] := A]$
0x2000	LDBi	2	Charge la valeur de l'opérande dans le registre B. [B :=opérande]
0x2400	LDBd	2	Charge la valeur dans la RAM pointée par l'opérande dans le
			registre B. [B :=Mem[opérande]].
0x2c00	STB	2	Sauvegarde en mémoire la valeur du registre B à l'adresse donnée
			par l'opérande. [Mem[opérande] := B]
0x3000	ADDA	1	Ajoute le contenu des registres A et B et mémorise le résultat dans
			le registre A. $[A := A + B]$
0x3400	ADDB	1	Ajoute le contenu des registres A et B et mémorise le résultat dans
			le registre B. $[B := A + B]$
0x3800	SUBA	1	Soutstrait le contenu des registres A et B et mémorise le résultat
0			dans le registre A. $[A := A-B]$
0x3c00	SUBB	1	Soutstrait le contenu des registres A et B et mémorise le résultat
0113000	2022	-	dans le registre B. $[B := A-B]$
0x4000	MULA	1	Multiplie le contenu des registres A et B et mémorise le résultat
011000	1010111	-	dans le registre A. $[A := AxB]$
0x4400	MULB	1	Multiplie le contenu des registres A et B et mémorise le résultat
011100	WI CED	-	dans le registre B. [B :=AxB]
0x4800	DIVA	1	Divise le contenu du registre A par deux et mémorise le résultat
011000	DIVII	-	dans A. $[A := A/2]$
0x5000	ANDA	1	Calcule un ET logique entre le contenu des registres A et B et
0110000	1111211	-	mémorise le résultat dans A. [A :=A&B]
0x5400	ANDB	1	Calcule un ET logique entre le contenu des registres A et B et
0110 100	midb	-	mémorise le résultat dans B. [B := A&B]
0x5800	ORA	1	Calcule un OU logique entre le contenu des registres A et B et
0110000	01011	-	mémorise le résultat dans A. [A := A—B]
0x5c00	ORB	1	Calcule un OU logique entre le contenu des registres A et B et
0113000	OTOD	-	mémorise le résultat dans B. [B := A—B]
0x6000	NOTA	1	Mémorise dans A la négation de A. [A :=!A]
0x6400	NOTB	1	Mémorise dans B la négation de B. [B := !B]
0x7000	JMP	2	Saute inconditionnellement à l'adresse donnée par l'opérande.
0227 000	0.2/11	-	[PC :=operande]
0x7400	JZA	2	Saute à l'adresse donnée par l'opérande si le contenu du registre
021100	0211		A est nul. [PC :=operande si A=0]
0x7800	JZB	2	Saute à l'adresse donnée par l'opérande si le contenu du registre
0227 000	020	_	B est nul. [PC := operande si B=0]
			D cot han [1 C .— operande of D—o]

 ${\it Table 3.3-Liste complète des instructions support\'es par l'architecture de la figure 3.17.}$ 

## Chapitre 4

## Procédures, pile et pointeur de pile

#### 4.1 Motivation

Il est fréquent quand on écrit un programme d'avoir à appeler plusieurs fois une même partie de programme. Par exemple, si j'écrivais un programme de calcul, j'aurais peut être plusieurs fois besoin de calculer la racine carrée d'un nombre. Avec l'architecture que nous avons introduite jusqu'à maintenant, il nous faudrait recopier intégralement le programme qui calcule la racine carrée chaque fois qu'on en a besoin. C'est problématique pour plusieurs raisons : comme on duplique un programme on construit d'une part un programme long et d'autre part, on augmente les risques d'introduire des erreurs dans le programme. Il serait préférable d'écrire une bonne foi pour toute un programme qui calcule la racine carrée et l'appeler lorsqu'on en a besoin : c'est ce qu'on appelle une routine ou procédure.

Prenons un autre exemple, imaginons que je souhaite calculer les premiers éléments de la suite de Syracuse définie par  $u_0$  et la relation de récurrence :

$$\forall n \in \mathbb{N}^*, u_{n+1} = \begin{cases} u_n/2 & \text{si } u_n \text{ est pair} \\ 3u_{n+1} + 1 & \text{sinon} \end{cases}$$

Je vous propose deux algorithmes pour calculer ces termes. L'algorithme 4 n'utilise pas de procédure et nécessite donc de répéter plusieurs fois le programme calculant le prochain élément de la suite. L'algorithme 5 utilise des procédures; ce programme est beaucoup plus compact et nettement moins sujet aux erreurs d'écriture du programme.

#### Algorithme 4 Suite de Syracuse sans procédures

```
1: function Syr(u_0)
 2:
         u_n \leftarrow u_0
        if u_n \& 0 \times 0001 == 0 then
                                                          \triangleright Est ce que le bit de poids faible est nul? u_n pair?
 3:
 4:
             u_n \leftarrow u_n >> 1
                                                                                                    ▷ Division par deux
 5:
 6:
             u_n \leftarrow 3u_n + 1
 7:
        if u_n \& 0 \times 0001 == 0 then
                                                          \triangleright Est ce que le bit de poids faible est nul? u_n pair?
 8:
             u_n \leftarrow u_n >> 1
                                                                                                    ▷ Division par deux
         else
 9:
             u_n \leftarrow 3u_n + 1
10:
         if u_n \& 0 \times 0001 == 0 then
                                                          \triangleright Est ce que le bit de poids faible est nul? u_n pair?
11:
             u_n \leftarrow u_n >> 1
                                                                                                    ▷ Division par deux
12:
13:
             u_n \leftarrow 3u_n + 1
14:
```

#### Algorithme 5 Suite de Syracuse avec des procédures

```
1: function Syr(u_0)
 2:
        u_n \leftarrow u_0
 3:
        u_n \leftarrow fSyr(u_n)
 4:
        u_n \leftarrow fSyr(u_n)
        u_n \leftarrow fSyr(u_n)
   function FSYR(u_n)
 7:
        if u_n \& 0 \times 0001 == 0 then
                                                       \triangleright Est ce que le bit de poids faible est nul? u_n pair?
                                                                                               ▷ Division par deux
             return u_n >> 1
 8:
 9:
        else
             return 3u_n + 1
10:
```

Les routines n'ajoutent pas fondamentalement de nouvelles capacités de calcul à une architecture mais sont un ingrédient d'architecture qui simplifie grandement la vie des programmeurs ou utilisateurs d'architectures informatiques, en permettant de raccourcir les programmes et d'apporter plus de robustesse face aux erreurs de programmation. Introduire les routines dans notre architecture nécessite de répondre à deux questions principales :

- comment passer des arguments et récupérer le résultat d'une routine?
- comment se dérouter de l'exécution du programme principal pour exécuter le programme de la routine et revenir ensuite, une fois la routine terminée, dans le programme principal?

La réponse technique à ces deux questions réside dans l'introduction d'une organisation particulière de la mémoire qu'on appelle **la pile** (*stack*).

# 4.2 La pile : modification du chemin de données et nouvelles instructions

Une pile est une structure de données, c'est à dire un agencement particulier des données en mémoire, dite LIFO (Last In First out)  $^1$ . C'est comme une pile d'assiettes : quand on ajoute un élément, on l'ajoute au sommet de la pile, quand on enlève un élément, on enlève un élément au sommet de la pile. Par convention, nous considérerons que la taille de la pile augmente vers les adresses décroissantes de la mémoire. Pour savoir à quelle adresse se trouve le sommet de la pile, nous introduisons également un nouveau registre : le registre **stack pointer** (SP). Par convention, l'adresse du sommet de pile, dans le stack pointer, sera toujours une adresse libre en mémoire. Si le sommet de pile est à l'adresse  $0 \times 0101$ , le stack pointer aura pour contenu  $0 \times 0100$ . Le nouveau chemin de données considéré est illustré sur la figure 4.1.

Il nous faut introduire deux nouveaux signaux de contrôle ReadSP et SetSP (bits 17 et 18 de la sortie de la ROM du séquenceur) et définir quelques instructions pour pouvoir initialiser et modifier le contenu de ce registre :

```
— LDSPi (0 \times 8000), LDSPd (0 \times 8400): chargement immédiat et direct du registre SP
```

- STSP  $(0 \times 8c00)$  sauvegarde du registre SP
- INCSP  $(0 \times 9000)$ : incrément du registre SP: SP:=SP+1
- DECSP  $(0 \times 9400)$ : décrément du registre SP: SP:=SP-1

On va avoir besoin de sauvegarder et de charger la valeur des registres A et B depuis la pile, on se définit donc de nouvelles instructions pour manipuler la pile :

```
— PUSHA (0 \times B000): empile le contenu du registre A: Mem[SP] := A; SP := SP - 1
```

- POPA  $(0 \times B400)$ : dépile le sommet de pile et place son contenu dans le registre A SP := SP + 1; A:=Mem[SP]
- POKEA op  $(0 \times B800)$  : sauvegarde le contenu du registre A dans la pile Mem [SP+operande] := A
- PEEKA op  $(0 \times BC00)$  : récupère le registre A dans la pile. A := Mem[SP + op]

<sup>1.</sup> Il existe d'autres structures de données en informatique définies avec ce type d'acronyme comme par exemple les files qui sont des structures FIFO (First In First Out)




FIGURE 4.1 – Nouveau chemin de données avec l'introduction du registre de pile SP ainsi que des signaux de contrôle ReadSP et SetSP.

Les instructions PEEK et POKE ne modifient pas le pointeur de pile. Ces instructions permettent uniquement d'aller inspecter ou modifier le contenu dans la pile sans modifier le nombre d'éléments dans la pile. On introduit aussi les instructions impliquant le registre B : PUSHB (0 × C000), POPB (0 × C000), POEB (0 × C000), PEEKB (0 × C000). La figure 4.2 illustre le fonctionnement des opérations PUSH, POP, PEEK et POKE.

Intéressons nous maintenant aux micro-instructions de quelques unes de nos nouvelles instructions. L'instruction PUSHA ayant le code  $0 \times B000$ , ses micro-instructions dans la ROM commencent à l'adresse  $0 \times B0$  et sont :

- 1. Adresser la RAM avec le contenu du registre SP, soit ReadSP=1, UAL=0000, SetRADM=1, soit le mot hexadécimal ROM $[0xB0] = 0 \times 00020400$
- 2. Transférer le contenu du registre A en mémoire, soit ReadA=1, UAL=0000, SetMem=1, soit le mot hexadécimal ROM[0xB1] =  $0 \times 00002200$
- 3. décrémenter le registre de pile SP, et reboucler MicroPC à l'adresse 0x00, soit ReadSP=1, UAL=1001, SetSP=1, CodeMCount=001, @Adr=00, soit le mot hexadécimal ROM[0xB2] =  $0 \times 00ce0000$

Après l'exécution de l'instruction PUSHA, on a mémorisé le contenu du registre dans la pile et également décrémenter le registre SP pour garantir que le pointeur de pile soit de nouveau sur une zone libre de la mémoire. Pour l'instruction POPA, il nous faut dépiler le sommet de pile dans le registre A. Puisque le pointeur de pile pointe sur la prochaine zone libre de la mémoire, il faut incrémenter le pointeur de pile avant de lire la mémoire. L'instruction POPA ayant le code  $0 \times B400$ , ses micro-instructions dans la ROM commencent à l'adresse  $0 \times B4$  et sont :

- 1. incrémenter le pointeur de pile et le stocker dans SP et RADM, soit ReadSP=1, UAL=1000, SetSP=1, SetRADM=1, soit le mot hexadécimal ROM[0xB4] =  $0 \times 00460400$
- 2. lire la mémoire et transférer son contenu dans le registre A et également reboucler MicroPC à l'adresse 0x00, soit ReadMem=1, UAL=0001, SetA=1, CodeMCount=001, @Adr=00, soit le mot hexadécimal ROM[0xB5] =  $0 \times 00884100$

Les instructions POKE et PEEK prennent une opérande. Elles permettent de modifier ou lire le contenu d'un élément de la pile, en y faisant référence grâce à l'opérande. Par exemple, l'instruction PEEKA 0x0002 charge dans le registre A le contenu de la pile à l'adresse SP+0x0002 et l'instruction




FIGURE 4.2 – Le contenu de la pile est modifié par les instructions PUSH (empilement), POP (dépilement), lecture (PEEK) et modification (POKE). Les opérations PUSH et POP modifient le pointeur de pile. Par convention, l'empilement se fera toujours vers les adresses décroissantes de la mémoire.

POKEA 0x0002 sauvegarde le contenu du registre A dans la pile à l'adresse  $SP + 0 \times 0002$ . L'instruction POKEA ayant le code  $0 \times B800$ , ses micro-instructions dans la ROM commencent à l'adresse  $0 \times B8$  et sont :

- 1. adresser la RAM avec le contenu de PC, soit ReadPC=1, UAL=0000, SetRadm=1, soit le mot hexadécimal ROM[0xB8] =  $0 \times 00000c00$
- 2. additionner le contenu de la mémoire et du registre SP et stocker le résultat dans RADM, soit ReadMem=1, ReadSP=1, UAL=0110, SetRADM=1, soit le mot hexadécimal ROM[0xB9] =  $0 \times 00320500$
- 3. sauvegarder le contenu du registre A en mémoire, soit ReadA=1, UAL=0000, SetMem=1, soit le mot hexadécimal ROM[0xBA] =  $0 \times 00002200$
- 4. incrémenter le PC et reboucler MicroPC à l'adresse 00, soit ReadPC=1, UAL=1000, SetPC=1, CodeMCount=001, @Adr=00, soit le mot hexadécimal ROM[0xBB] = 0 × 00c01800

L'instruction PEEKA ayant le code  $0 \times BC00$ , ses micro-instructions dans la ROM commencent à l'adresse  $0 \times BC$  et sont :

- 1. adresser la RAM avec le contenu de PC, soit ReadPC=1, UAL=0000, SetRadm=1, soit le mot hexadécimal ROM[0xBC] =  $0 \times 00000c00$
- 2. additionner le contenu de la mémoire et du registre SP et stocker le résultat dans RADM, soit ReadMem=1, ReadSP=1, UAL=0110, SetRADM=1, soit le mot hexadécimal ROM[0xBD] =  $0 \times 00320500$
- 3. charger le contenu de la mémoire dans le registre A, soit ReadMem=1, UAL=0001, SetA=1, soit le mot hexadécimal ROM[0xBE] =  $0 \times 00084100$
- 4. incrémenter le PC et reboucler MicroPC à l'adresse 00, soit ReadPC=1, UAL=1000, SetPC=1, CodeMCount=001, @Adr=00, soit le mot hexadécimal ROM[0xBF] = 0 × 00c01800

# 4.3 La pile pour passer des arguments et récupérer des résultats

La procédure introduite précédemment fsyr nécessite un argument et retourne un résultat. Ce ne serait pas une bonne idée d'utiliser que les registres pour stocker les opérandes et les résultats parce qu'on s'interdirait des routines qui appelle des routines qui appelle des routines, etc.. (comme les fonctions récursives comme la factorielle dont nous reparlerons). La bonne structure pour passer des arguments et récupérer des résultats est **une pile**. La pile est la structure de données appropriée pour passer des arguments à une routine, stocker des éventuelles variables locales dont on pourrait avoir besoin dans la routine, et stocker l'éventuel résultat de la routine que le programme appelant pourra récupérer. Considérons par exemple une routine qui calcule la somme des entiers de 0 à N inclus, appelée depuis un certain programme principal, et donnée par l'algorithme 6.

```
{f Algorithme~6} Somme des entiers de 0 à N
```

```
1: function SOMME(N)
2: Soient i, res deux variables locales
3: for i de 0 à N do
4: res \leftarrow res + i
5: return res
6: function MAIN
7: somme(3)
```

L'idée d'utiliser la pile pour stocker les arguments de la routine est que le programme principal les empile avant d'exécuter le programme de la routine. On verra dans la prochaine section comment exécuter la routine, pour le moment, on se concentre sur les arguments, les variables locales et le résultat. Donc, l'appel de routine va se passer de la manière suivante :

- 1. le programme principal réserve de la place sur la pile, en décrémentant le pointeur de pile pour pouvoir mémoriser le résultat de la routine
- 2. le programme principal empile l'argument de la routine, dans notre exemple la valeur 3
- 3. la machine part pour l'exécution de la routine
- 4. le programme de la routine récupère l'argument de la pile (sans le dépiler)
- 5. le programme de la routine s'exécute en mémorisant sur la pile les éventuelles variables locales (comme i et res dans notre exemple)
- 6. à la fin du programme de la routine, les variables locales sont dépilées et la routine sauvegarde son résultat dans l'espace réservé par le programme principal
- 7. de retour au programme principal, on dépile le ou les arguments et on dépile le résultat




Figure 4.3 – Représentation schématique montrant l'appel d'une routine avec le passage d'arguments et la sauvegarde du résultat.

Ce déroulement est représenté schématiquement sur la figure 4.3. L'important est de s'assurer qu'il y a toujours autant d'éléments dans la pile quand on part vers l'exécution de la routine et quand on en revient. C'est bien donc la responsabilité du programme appelé que de supprimer les éventuelles variables locales allouées sur la pile et la responsabilité du programme appelant de faire le ménage sur la pile pour l'argument et le résultat. Les variables locales sont, dans cette version de l'architecture, accessible par rapport à la valeur courante du pointeur de pile. Les variables res et i sont aux adresses  $SP+0\times0001$  et  $SP+0\times0002$ . Notez que ça peut devenir compliqué de savoir à quelle adresse se trouve les arguments puisqu'il faut prendre en compte le nombre de variables locales allouées. Une autre façon de faire consiste à introduire un nouveau registre, le base pointer. Dans notre cas, après avoir réservé de la place pour les variables locales, l'argument est à l'adresse  $SP+0\times0003$ .

Imaginons que le registre SP (stack pointer) soit initialisé à la valeur  $0 \times 010F$ , la figure 4.4 illustre alors l'évolution de la pile et des registres autour de l'appel de la routine.




FIGURE 4.4 – Illustration du contenu de la pile après quelques unes des instructions du programme illustré sur la figure 4.3.

#### 4.4 Appel et retour de routines

Il nous reste maintenant à voir comment faire pour que la machine soit déroutée du programme principal vers le programme de la routine pour ensuite revenir au programme principal. Fondamentalement, le problème revient à savoir mettre les bonnes valeurs dans le registre PC qui, je vous le rappelle, pointe dans la mémoire le programme à exécuter. Le départ en routine n'est rien d'autre qu'un branchement à l'adresse à laquelle se trouve la première instruction de la routine. Si le programme de la routine se trouvait à l'adresse  $0\times0020$  en mémoire, il suffit d'appeler l'instruction JMP 0x0020 pour appeler la routine somme. Le principal problème concerne en fait le retour de routine. La routine pouvant être appelée plusieurs fois dans le programme principal, comment savoir à quelle adresse retourner après avoir fini d'exécuter la routine? La réponse est qu'il suffit de sauvegarder sur la pile la valeur du registre PC juste avant de partir exécuter la routine. Attention, il faut sauvegarder la valeur du registre PC après avoir lu l'adresse de la routine et on introduit pour le coup deux nouvelles instructions : CALL  $(0\times A000)$  et RET  $(0\times A800)$  définies comme suit :

- CALL op : départ vers une routine en chargeant dans le registre PC la valeur de op et en empilant la valeur du PC **après** avoir lu l'opérande, ce qu'on appelle **l'adresse de retour**
- RET : retour de routine en dépilant l'adresse de retour de la pile

Puisque la routine peut avoir besoin d'utiliser les registres A et B, on va introduire la convention que c'est au programme appelant de sauvegarder sur la pile le contenu des registres A et B (avec des PUSHA, PUSHB) si il les utilisent et de les dépiler (POPA, POPB) après être revenu de la routine. On dit alors que les registres A et B sont caller-save.

Il faut également faire attention à l'adresse de retour qui est sauvegardée dans la pile. L'adresse de retour à sauvegarder est en effet l'adresse mémoire du mot qui suit l'opérande de l'instruction CALL. C'est à dire que lorsque le PC pointe sur l'opérande de CALL, il faut sauvegarder PC+1 dans la pile.

L'instruction CALL ayant pour code  $0 \times A0$ , ses micro-instructions commencent dans la ROM à l'adresse  $0 \times A0$  et sont :

- 1. on adresse la mémoire avec le contenu de SP, soit ReadSP=1, UAL=0000, SetRadm=1,
- 2. on calcule l'adresse de retour et on la sauvegarde dans la pile, soit ReadPC=1, UAL=1000, SetMem=1
- 3. on décrémente le pointeur de pile, soit ReadSP=1, UAL=1001, SetSP=1,
- 4. on adresse la mémoire avec le contenu de PC pour accéder à l'opérande du CALL, soit ReadPC=1, UAL=0000, SetRadm=1
- 5. on charge le PC avec l'adresse de la routine en mémoire et on reboucle MicroPC à l'adresse 0x00, soit ReadMem=1, UAL=0001, SetPC=1, CodeMCount=001, @Adr=00,

L'instruction RET ayant pour code  $0 \times A800$ , ses micro-instructions commencent dans la ROM à l'adresse  $0 \times A8$  et sont :

- 1. on incrémente le registre SP et on sauvegarde le résultat dans SP et RADM (pour accéder à l'adresse de retour), soit ReadSP=1, UAL=1000, SetSP=1, SetRADM=1,
- 2. on transfert l'adresse retour en mémoire vers le PC et on reboucle MicroPC à l'adresse 0x00, soit ReadMem=1, UAL=0001, SetPC=1, CodeMCount=001, @Adr=00,

Sur la figure 4.5, je vous propose un résumé de nos conventions d'utilisation de la pile.

Qui met quoi dans la pile? Qui enlève quoi dans la pile? Adresse Adresses Variables locales Variables locales Programme appelé Programme appelé CALLAdresse de retour (PC) RET Adresse de retour (PC) Arguments de la routine Arguments de la routine Programme appelant Programme appelant Place pour le résultat Place pour le résultat auvegarde éventuelle des registres auvegarde éventuelle des registres

FIGURE 4.5 – Résumé des responsabilités d'allocation et de désallocation d'espace sur la pile.

Lorsqu'une routine doit être appelée, c'est la responsabilité de l'appelant que de sauvegarder éventuellement les registres A et B (caller-save), d'allouer de la place pour le résultat de la routine et d'empiler les arguments. L'instruction CALL qui vient ensuite se charge d'empiler l'adresse de retour. La routine peut empiler d'autres valeurs, comme des variables locales, sur la pile. Lorsque la routine se termine, celle-ci doit remettre le pointeur de pile à l'état dans lequel elle l'a trouvé à son appel. Les architectures actuelles utilisent pour cela des registres particuliers base pointer et frame pointer pour restaurer en un coup d'horloge le pointeur de pile sans que le programme de la routine n'ait à dépiler explicitement des éléments de la pile. Ces registres permettent également d'adresser facilement les variables par rapport à une base de la pile fixe plutôt que relativement à une tête flottante. Pour l'architecture que nous étudions ici, on se limitera à l'utilisation du seul registre stack pointer. On dit que le registre de pile SP est callee-save : le programme appelant a la garantie d'avoir dans le registre SP la même valeur avant et après l'appel de routine. L'instruction RET récupère alors l'adresse de retour et c'est le programme appelant qui a en charge de dépiler les arguments, le résultat et les sauvegardes éventuelles des registres.

Pour illustrer le comportement de l'architecture lors de l'appel et du retour de routines, je vous propose de considérer un programme qui appelle une routine f(a,b) = a+b. La représentation en mémoire de ce programme et la routine en utilisant les noms des instructions pour plus de lisibilité est donnée ci-dessous :

#### # Programme appelant :

```
0x0000
           LDSPi 0x0030
0x0002
           DECSP
                          # On réserve de la place dans la pile pour la valeur de retour
0x0003
           LDAi
                 0x0007
                          # On charge la première opérande
0x0005
           PUSHA
0x0006
           LDAi 0x0008
8000x0
           PUSHA
                          # On charge la deuxième opérande
0x0009
           CALL 0x0020
                          # On appelle la routine
                          # On enlève la deuxième opérande de la pile
0x000b
           POPA
0x000c
           POPA
                          # On enlève la première opérande de la pile
                          # On récupère le résultat
0x000d
           POPA
                          # On affiche le résultat
0x000e
           STA
               0x1000
0x0010
                          # Fin de programme
           END
# Routine à l'adresse 0x0020:
           PEEKA 0x0003
0x0020
                          # On récupère la première opérande
           PEEKB 0x0002
                          # On récupère la seconde opérande
0x0022
0x0024
                          # On en fait la somme
           ADDA
0x0025
           POKEA 0x0004
                          # On sauvegarde le résultat
0x0027
                          # On retourne au programme appelant
           R.F.T
```

L'évolution de la pile pendant l'exécution ce programme est donnée sur la figure 4.6. La seule nouveauté ici est de remarquer ce qui se passe aux appels de CALL et RET. Lors du CALL, l'adresse de retour  $0 \times 000b$  est empilée et le registre PC est chargé avec la valeur  $0 \times 0020$  pour exécuter le programme de la routine. Lors du RET, l'adresse de retour  $0 \times 000b$  est dépilée et chargée dans le registre PC. Le programme ci-dessus est écrit en utilisant le nom des instructions ; pour pouvoir être utilisé sur l'architecture, il suffit de traduire chacune des instructions avec son code comme sur la figure 4.7. Un programme écrit avec les noms des instructions est un programme écrit en langage d'assemblage et sa traduction automatique en code machine est l'objet du prochain chapitre.

# 4.5 Exemple : nombre de mouvements pour résoudre les tours de Hanoï

Les tours de Hanoï est un jeu construit à partir de trois piliers et n palets de taille différente. Le jeu débute avec tout les palets empilés sur le pilier le plus à gauche par ordre de taille décroissante, le but étant de déplacer tout les palets vers le pilier le plus à droite, comme illustré sur la figure 4.8. Les déplacements des palets sont contraints par quelques règles :

- on ne déplace pas plus d'un palet à la fois,
- chaque mouvement consiste à déplacer le premier palet d'un pilier vers un autre pilier
- un palet ne peut pas être déposé sur un palet plus petit

On s'intéresse ici à calculer le nombre de déplacement minimum nécessaire pour résoudre un puzzle à n palets. Soit h(n) le nombre minimum de mouvements nécessaires pour déplacer n palets. Si n=1, il suffit d'un mouvement. Pour résoudre le problème à n palets, n>1, il suffit de déplacer les n-1 premiers palets du premier pilier au second, puis de déplacer le dernier palet sur le dernier pilier et enfin de déplacer les n-1 palets du pilier du milieu sur le dernier pilier, de telle sorte que h(n) est définie par la récurrence :

$$h(n) = \begin{cases} 1 & \text{si } n = 1\\ 2h(n-1) + 1 & \text{sinon} \end{cases}$$

La valeur de h(n) faisant intervenir h(n-1), on parle de fonction récursive. Le cas n=1 est appelé cas terminal<sup>2</sup>. Je vous propose de construire un programme pour notre architecture qui calcule, disons, h(4). Pour ce faire, nous construisons un programme principal qui fait appel à une routine qui calcule h(n).

<sup>2.</sup> quand on construit une fonction récursive, il faut toujours s'assurer que la récursion nous rapproche d'un cas terminal, sans quoi il est impossible de calculer sa valeur




FIGURE 4.6 — Illustration de la pile pendant l'exécution d'un programme qui appelle une routine calculant f(a,b) = a+b. Notez qu'aucune garantie n'est donnée sur les valeurs des registres A et B après l'appel de la routine. C'est donc à la responsabilité de l'appelant de sauvegarder le contenu de ces registres si il les utilise.

Adresse mémoire	Programme assembleur	Programme machine
0x0000 0x0002 0x0003 0x0005 0x0006 0x0008 0x0009	LDSPi 0x0030 DECSP LDAi 0x0007 PUSHA LDAi 0x0008 PUSHA CALL 0x0020	8000 30 9400 1000 7 b000 1000 8 b000 a000 20

FIGURE 4.7 – Un programme écrit en langage d'assemblage, i.e., utilisant le nom des instructions, peut se traduire directement en code binaire en utilisant le code de chacune des instructions.




Figure 4.8 – Configuration initiale et cible du problème des tours de Hanoi.

```
# Programme principal :
0000x0
           LDSPi 0x0FFF
0x0002
           DECSP
                          # On réserve de la place dans la pile pour la valeur de retour
0x0003
           LDAi 0x0004
0x0005
           PUSHA
                          # On charge l'opérande
           CALL 0x000D
                          # On appelle la routine
0x0006
           POPA
8000x0
                          # On enlève l'opérande
           POPA
                          # On récupère le résultat dans A
0x0009
A000x0
           STA 0x1000
                          # On l'affiche
0x000C
           END
#routine
0x000D
           PEEKA 0x0002
                          # On récupère n qui se trouve à l'adresse SP+0x0002
                          # puisque SP+0x0001 contient l'adresse de retour
0x000F
           LDBi 0x0001
0x0011
           SUBB
                          # On calcule B:= n - 1
0x0012
           JZB 0x0023
                          # Si B = 0, i.e. n=1, on branche en 0x0023
                          # Sinon on invoque h(n-1)
0x0014
          DESCP
                          # On réserve de la place pour la valeur de retour
0x0015
           PUSHB
                          # On empile l'opérande n-1
0x0016
           CALL 0x000D
                          # On appelle la routine h(n-1)
0x0018
           INCSP
                          # On enlève l'opérande
0x0019
           POPA
                          # On récupère le résultat h(n-1) dans A
           LDBi 0x0002
0x001A
0x001C
           MULA
                          # On calcule A := 2*h(n-1)
           LDBi 0x0001
0x001D
           ADDA
                          # On calcule A:= 2*h(n-1) + 1
0x001F
                          # On sauvegarde le résultat
0x0020
           POKEA 0x0003
                                                      dans la pile
0x0022
           RET
                          # On retourne à l'appelant
0x0023
           LDAi 0x0001
0x0025
           POKEA 0x0003
                          # On sauvegarde le résultat terminal h(1) = 1
0x0027
           R.F.T
```

L'évolution de la pile pendant l'exécution de ce programme est représentée sur la figure 4.9. Les fonctions récursives non terminales ont ce comportement particulier de pile qui croît au fur et à mesure des appels et décroît au fur et à mesure de la construction des résultats. Que se passe t'il si on ne définit pas de cas terminal ou si les appels récursifs n'atteignent pas le cas terminal (un bug fréquent)? Les architectures sont conçues de telle sorte que la pile ne puisse pas dépasser une certaine taille et le programme retournera alors "stack overflow", i.e. un débordement de pile.




FIGURE 4.9 — Evolution de la pile pendant les appels de routine. La réservation de la place pour le résultat le placement des opérandes est faite avant les instructions CALL. L'adresse de retour est placée sur la pile par l'instruction CALL.

## Chapitre 5

# Traduction, Compilation, interprétation

#### 5.1 Langage bas niveau : Assembleur

Je pense que vous serez d'accord sur le fait que programmer une machine en langage machine (1000 1C00 ) n'est pas très confortable. Au delà du fait que ce ne soit pas très confortable, cette forme de programmation est tellement proche de l'architecture matérielle qu'elle n'autorise pas des évolutions du matériel sans modification du programme. Le langage d'assemblage permet de se détacher du langage machine et donc de l'implémentation matérielle tout en offrant une plus grande simplicité de programmation. Le langage d'assemblage est constitué de mnémoniques pour les instructions. Par exemple, avec l'architecture que nous utilisons en TP, vous trouverez sur la figure 5.1 un programme écrit en langage machine et son équivalent en langage d'assemblage \(^1\). Le programme en langage d'assemblage est plus facile à lire et à écrire et on voit sur cet exemple l'utilisation d'une étiquette (sum) pour désigner l'adresse de la routine dont la valeur est calculée par le programme traduisant le programme en code machine.

Adresse mémoire F	Programme assembleur	Programme machine
0x0000 0x0002 0x0003 0x0005 0x0006 0x0008 0x0009	LDSPi 0x0030 DECSP LDAi 0x0007 PUSHA LDAi 0x0008 PUSHA CALL sum	8000 30 9400 1000 7 b000 1000 8 b000 a000 20
0x0020 0x0021 0x0022 0x0023 0x0024 0x0025 0x0026	sum: PEEKA 0x0003 PEEKB 0x0002 ADDA POKEA 0x0004 RET	bc00 3 cc00 2 3000 b800 4 a800

FIGURE 5.1 — Code machine et code assembleur d'un programme. Il est plus facile d'écrire et de comprendre un programme en langage d'assemblage qu'en code machine. Le langage d'assemblage ajoute également quelques fonctionnalités comme par exemple l'utilisation d'étiquette (sum) dont la valeur est calculée par l'assembleur.

La programmation en langage machine est assez fastidieuse pour plusieurs raisons

<sup>1.</sup> par abus de langage, plutôt que de parler de langage d'assemblage, on parle d'assembleur. En toute rigueur, l'assembleur est le programme qui traduit le language d'assemblage en language machine.

- il faut se souvenir des codes machines (0x10, 0x14, ...) des instructions qu'il est plus difficile de retenir que les "mnémoniques" (LDAi, LDAd, ...)
- il faut calculer à la main les adresses lors des branchements alors qu'on pourrait baliser un programme d'étiquettes qu'un assembleur réécrirait
- il faut déterminer à la main les adresses ou stocker la pile, les variables globales, .... alors qu'un programme pourrait déterminer l'agencement de la mémoire automatiquement au regard de la taille du programme.

#### 5.1.1 Quelques éléments de syntaxe de notre langage d'assemblage

Je vous propose dans cette partie d'introduire un langage d'assemblage pour la machine que nous utilisons en TP. Le programme en langage d'assemblage est écrit avec les mnémoniques de la façon suivante :

```
LDAi 3
STA 1001
```

Chaque ligne contient au plus une instruction. Les valeurs qui suivent les instructions doivent être hexadécimales (on ne les préfixe pas par 0x). Le langage d'assemblage accepte les commentaires, préfixés de ";":

```
LDAi 3 ; ceci est un commentaire : on charge 3 dans le registre A
```

On peut utiliser des étiquettes pour référencer des lignes du programme :

```
init: LDSPi @stack@
LDAi 1
LDBi 1
loop: ADDA
STA 1001
JMP loop
```

Le mot clef "@stack@" est réservé par le langage : c'est le programme traduisant le programme qui calculera automatiquement l'adresse mémoire ou débute la pile. Si vous avez besoin de stocker des variables globales en mémoire, vous utiliserez l'instruction DSW qui réserve un mot mémoire et lui associe une étiquette :

```
DSW compteur
LDAi 0
STA compteur
```

Par convention, on allouera les variables globales au début du programme. Il est interdit d'utiliser des noms de variable ou des étiquettes qui peuvent s'interpréter comme une valeur hexadécimale. Par exemple, vous ne pouvez pas écrire

```
DSW ff ; interdit
```

#### 5.1.2 L'assembleur

#### Compteur d'emplacement et table des symboles

Le programme écrit en langage d'assemblage n'est évidemment pas compréhensible par la machine qui ne comprends que des séquences binaires! Il faut donc traduire le programme écrit en langage d'assemblage en code machine; c'est le rôle d'un programme qu'on appelle l'assembleur. L'assembleur est en général l'un des premiers programmes écrit pour une architecture étant donnée la souplesse qu'il offre pour l'écriture de programmes. Un programme source en assembleur peut presque se traduire ligne par ligne en code machine. Pourquoi presque ? Considérons le programme

de la figure 5.1. Lorsqu'on souhaite traduire la ligne invoquant la routine "CALL sum", il faut savoir par quelle valeur remplacer l'étiquette sum. Mais comme la routine est définie plus tard dans le programme, on ne sait pas encore quelle sera cette valeur : c'est ce qu'on appelle une référence en avant. Pour résoudre les références, on introduit la **table des symboles** qui fait correspondre à chaque étiquette sa valeur. Pour savoir quelle valeur attribuer à l'étiquette sum lorsqu'on la rencontre, on introduit un compteur, le compteur d'emplacement, qui sera incrémenté chaque fois qu'une instruction ou une opérande est rencontrée et, lorsqu'on rencontre une étiquette, on sauvegarde dans la table des symboles la valeur de ce compteur. Notre assembleur fonctionne donc en deux passes : dans une première passe, l'assembleur collecte les symboles et leur valeur et dans une deuxième passe utilise le programme source en assembleur, le code des instructions et la table des symboles pour produire le code machine. Par exemple, supposons que nous souhaitions traduire le programme ci-dessous :

LDAi 1 LDBi 1 loop: ADDA STA 1001 JMP loop

Le tableau ci-dessous donne l'évolution du compteur d'emplacement et de la table des symboles lors de la première passe de l'assembleur. Toutes les valeurs sont à considérer en hexadécimal. La table des symboles indique donc que l'étiquette loop corresponds à l'adresse en mémoire  $0 \times 0004$ .

Etiquet	tte	Instruction	Opérande	Compteur d'emplacement		
		LDAi	1	$0 \rightarrow 2$		
		LDBi	1	$2 \rightarrow 4$	Symbole	Valeur
loop	.	ADDA		$4 \rightarrow 5$	loop	4
		STA	1001	$5 \rightarrow 7$		
		$_{ m JMP}$	loop	$7 \rightarrow 9$		

Une fois la table des symboles remplie, la deuxième passe de l'assemblage peut remplacer chaque ligne par son code binaire en utilisant le code des instructions.

	LDAi 1		1000 0001
	LDBi 1		2000 0001
loop:	ADDA	$\Rightarrow$	3000
	STA 1001		1C00 1001
	JMP loop		7000 0004

#### Organisation de la mémoire

Pour notre architecture, on ne s'autorise à utiliser que la plage d'adresse [0x0000, 0x0FFF] pour stocker le programme et les données (la pile par exemple). Les adresses supérieures à 0x1000 sont réservées pour les entrées/sorties dont on reparlera dans le prochain chapitre. Si des variables globales sont déclarées dans le programme DSW, elles se voient affectée des emplacements em mémoire à partir de l'adresse 0x0FFF, vers les adresses décroissantes. Une fois toutes les variables globales stockées en mémoire, l'assembleur place la pile. Le pointeur de pile est donc calculé automatiquement par l'assembleur en décrémentant l'adresse 0x0FFF du nombre de variables globales. Schématiquement, cela donne une organisation mémoire représentée sur la figure 5.2.

#### Pourquoi aller plus loin?

Malgré le coup de pouce qu'apporte un langage d'assemblage, il reste encore quelques inconvénients :

- on reste dépendant du jeu d'instruction d'une architecture,
- la programmation en assembleur reste encore difficile et n'est pas suffisamment intelligible
- on doit allouer soit même les registres

Pour illustrer le deuxième point, je vous propose ci-dessous un programme écrit en Python et sa possible écriture avec notre langage d'assemblage :




FIGURE 5.2 – Organisation mémoire pour notre architecture. Seules les adresses [0,0000, 0x0FFF] sont utilisables pour le programme et les données. Les variables globales déclarées par la pseudo instruction DSW sont placées à la fin de ce ségment et la pile juste avant. L'assembleur affecte automatiquement le placement de la pile @stack@ en tenant compte du nombre de variables globales déclarées.

```
DSW n
                                                        DSW i
                                                        LDAi O
                                                        STA n
                                                                    ; n = 0
                                                        LDAi O
                                                        STA i
                                                                    ; i = 0
                                                 loop: LDAd i
                                                        LDBi 5
n = 0
                                                        SUBA
i = 0
                                                        JZA endl
                                                                    ; i != 5?
while(i != 5):
                                                        LDAd n
    n = n + i
                                                        LDBd i
    i = i + 1
                                                        ADDA
                                                        STA n
                                                                    ; n = n + i
                                                        LDAd i
                                                        LDBi 1
                                                        ADDA
                                                                    ; i = i + 1
                                                        STA i
                                                        JMP loop
                                                 endl: END
```

#### 5.2 Langage de haut niveau

#### 5.2.1 Quelques éléments de langages de haut niveau

Les langages de haut niveau tels que C, C++, Java, Python, ... apporte une plus grande facilité de programmation des machines en fournissant par exemple :

- des éléments de syntaxe : tests conditionnels "if() else if ..", boucles "for i in ..", "x = 1 + 2", ..
- une allocation automatique des registres, et des emplacements mémoires "x = 3", "x + y"
- une optimisation du code par exemple en disposant de manière optimiale des portions du programme pour minimiser le nombre de branchement
- des contraintes sur les opératons applicables sur les variables en les typant

5.3. COMPILATEUR 87

#### 5.2.2 Interprété ou compilé

Le langage d'assemblage offre une certaine facilité pour écrire des programmes mais ce n'est pas encore l'idéal. Etant donné l'exemple donné précédemment, vous serez d'accord, je pense, que le programme écrit en python est beaucoup plus facilement compréhensible (en plus d'être nettement plus court) que le programme écrit en langage d'assemblage. Les langages comme python, C, C++, java, etc.. sont ce qu'on appelle des langages de haut niveau. Ces langages ne font plus appel au ieu d'instruction d'une architecture et c'est en ce sens qu'ils sont de haut niveau, ils offrent une couche d'abstraction supplémentaire qui permet de se détacher de la réalisation matérielle de la machine. Pour le coup, ce sera exactement le même programme C/C++ qui sera utilisé sur une machine Intel x86 ou ARM, pourvu que vous disposiez d'un programme qui puisse d'une manière ou d'une autre exécuter le programme écrit dans ce langage de haut niveau. On distingue deux principales approches : les langages interprétés et les langages compilés. Les langages interprétés, comme Python, sont évalués par un programme qu'on appelle interpréteur. L'interpréteur est écrit en code machine et exécute le programme que vous avez écrit. Contrairement aux langages interprétés qui sont "directement" exécuté sur une machine en étant interprété par un programme (l'interpréteur), un langage compilé nécessite une première étape, dite de compilation, qui transforme le code en code machine puis une deuxième étape, dite d'exécution.

#### 5.3 Compilateur

#### 5.3.1 Anatomie d'un compilateur

Un compilateur est un programme exécutable sur une architecture qui prends en argument un programme source (texte) et produit comme résultat un code binaire pour une architecture spécifique (utilisant les instructions et leur code d'une machine donnée) : ce sont les compilateurs qui, partant d'un programme source identique produisent des programmes différents en code machine pour chaque architecture. D'un point de vue général, le processus de compilation se déroule en deux étapes : l'analyse et la synthèse (fig.5.3). La phase d'analyse est réalisée par ce qu'on appelle un frontend et la phase de synthèse par ce qu'on appelle un backend.



FIGURE 5.3 — Le compilateur est un programme transformant un programme source en un programme en code machine pour une architecture ciblée. Il est construit en deux phases : le frontend très spécifique à un langage donné qui produit un programme en un certain langage intermédiaire (e.g. un graphe de flot de contrôle) et le backend relativement générique qui produit le code machine à partir de la représentation intermédiaire.

La phase d'analyse est réalisée par un frontend très dépendant du langage source (C, C++, Scala, ...) qui transforme le programme source en un langage intermédiaire. La phase de synthèse transforme le programme en langage intermédiaire en un code machine et cette phase est réalisée par un backend très dépendant de l'architecture cible mais relativement indépendant du langage source. L'avantage de cette construction est qu'une partie du travail (frontend) est langage source dépendant, tandis qu'une autre est machine cible dépendant. Si on souhaite définir un nouveau langage, il suffit d'écrire un frontend, et les backends existants pourront être utilisés pour produire du code machine pour plusieurs architectures. Si on se définit une nouvelle architecture, il suffit d'écrire la partie backend pour notre architecture et utiliser les frontend des langages de haut niveau déjà développés. Je vous propose dans les parties qui suivent un bref aperçu des différentes étapes de compilation et vous propose de vous référer à Aho et al. [2006] pour plus de détails.

#### 5.3.2 La phase d'analyse (frontend)

Le programme source étant du texte en mémoire, la première étape de la phase d'analyse consiste à ségmenter ce texte en éléments constitutifs identifiés (on parle aussi d'analyse lexicale). Pour réaliser cette analyse lexicale, on utilise un lexique, qui permet par exemple de reconnaître des mots du langage "for", "if", "while" ou bien que "1234" est une constante entière etc.. Par exemple, sur la figure 5.4, le programme écrit en C est ségmenté et chacune des pièces du puzzle est identifiée. On obtient à l'issu de la phase d'analyse lexicale une liste de lexèmes.




FIGURE 5.4 – L'analyse lexicale transforme le texte du programme en une séquence d'éléments identifiés (lexéme ou *tokens*).

La deuxième étape de la phase d'analyse consiste à s'assurer que le programme est syntaxiquement correct en travaillant à partir de la liste des lexèmes. Connaissant le type de chacun des éléments ségmentés, on peut par exemple s'assurer qu'un opérateur binaire met bien en relation deux opérandes; par exemple, le programme "int x = y +;" est syntaxiquement incorrect puisqu'il manque une opérande à l'opérateur binaire "+". Les compilateurs modernes fournissent des retours à l'utilisateur, notamment lors d'une erreur de syntaxe. Par exemple, si je tente de compiler le programme C++ de la figure 5.5 avec le compilateur GNU GCC, celui ci m'affiche non seulement qu'il y a une erreur de syntaxe mais également la ligne à laquelle cette erreur se présente.



FIGURE 5.5 – Lors de la phase d'analyse syntaxique, le compilateur peut détecter des erreurs de syntaxe et les indiquer à l'utilisateur le cas échéant. Ici, nous avons un exemple d'un programme C contenant une erreur de syntaxe que le compilateur GNU gcc a détecté.

L'analyse syntaxique se déroule en construisant, à partir des lexèmes, un arbre syntaxique comme illustré sur l'exemple de la figure 5.6 qu'on appelle un arbre syntaxique abstrait. La construction de cet arbre syntaxique est réalisée grâce à une grammaire d'un langage donné qui spécifie la manière dont les lexèmes peuvent être combinés pour donner des phrases ou des expressions valides.

La phase d'analyse se termine par l'analyse sémantique. Cette dernière étape vérifie essentiellement que les opérations mettent en relation les bons types; par exemple, en C++, il est interdit d'écrire "int x=1+"toto"; ";

Pour résumer, la phase d'analyse se déroule en plusieurs étapes :

- une analyse lexicale qui ségmente le texte du programme en éléments identifiés
- une analyse syntaxique qui vérifie si la construction du programme est syntaxiquement correcte
- une analyse sémantique qui garantie par exemple que les variables utilisées dans des expressions ont le bon type

A l'issue de cette phase d'analyse, on obtient une représentation intermédiaire du programme dans un certain formalisme comme un graphe de flot de contrôle.

5.3. COMPILATEUR 89




FIGURE 5.6 – A partir du résultat de l'analyse lexicale, l'analyse syntaxique construit un arbre syntaxique et s'assure au passage que la syntaxe du langage est respectée. Par exemple, la construction "int x = y +;" est syntaxiquement incorrecte en C.

#### 5.3.3 Génération et optimisation d'une représentation intermédiaire

Après la phase d'analyse, le programme est traduit dans ce qu'on appelle un langage intermédiaire. Le but de ce langage intermédiaire est :

- 1. d'offrir une représentation qui soit indépendante du langage source (e.g. C, C++) et l'architecture cible (x86, ARM) servant ainsi de médiateur entre ces deux mondes et facilitant le développement de compilateurs pour de nouveaux langages ou de nouvelles architectures
- 2. d'offrir une représentation qui permette d'effectuer un certain nombre d'optimisation

Il existe plusieurs représentations internes (Register transfer language, gimple, generic, three adress code, single static assignment, control flow graph). Considérons par exemple le code à trois adresse. Ce langage contient des constructions comme :

```
— des affectations de résultat d'opérateurs binaires : [x := y op z]
— des affectations de résultat d'opérateur unaire : [x := op y]
- des copies : [x := y]
```

— des branchements inconditionnels [goto L]

— des tests conditionnels [IfZ x Goto L]

La figure ci-dessous illustre la construction intermédiaire d'un programme écrit en C, en son équivalent en code à trois adresses : x = 3;

```
_{t1} = 2 + 7;
                                           y = _t1 + x;
                                           z = 2 * y;
int y = 2 + 7 + x;
                                           _{t2} = x < y;
int z = 2*y;
                                           IfZ _t2 Goto _L0;
if(x < y) {
                                           _{t3} = x / 2;
  z = x/2 + y/3;
                                           _{t4} = y / 3;
else
                                           z = _t3 + _t4
 z = x * y + y;
                                           Goto _L1
                                      _{L0: _{t5} = x * y;}
                                           z = _t5 + z;
```

 $\verb"L": L'avantage du code à trois adresses est qu'il facilite l'optimisation du code comme la détection$ de variables non utilisées <sup>2</sup>. Ce code à trois adresse est structuré sous la forme d'un graphe de flot de contrôle. Un graphe de flot de contrôle représente un programme sous la forme de blocs qui contiennent des affectations et se terminent éventuellement par un saut. La figure 5.7 illustre un graphe de flot de contrôle pour le programme précédent en utilisant, au sein de chaque bloc, des expressions plus lisibles que le code à trois adresses.

<sup>2.</sup> qu'on apprécierait en fait mieux si on utilisait la représentation de single static assignement




FIGURE 5.7 – Un exemple de graphe de flot de contrôle n'utilisant pas tout à fait la syntaxe du code à trois adresses pour faciliter sa lecture.

La représentation intermédiaire ainsi construite peut être optimisée en appliquant de manière répétée quelques règles simples jusqu'à ce que l'arbre construit n'évolue plus. Ces règles sont par exemple :

- supprimer des variables non utilisées
- remplacer des constantes par leur valeur là où elles apparaissent : par exemple [int x = 3; int y = x + 1;] peut se réécrire [int x = 3; int y = 3 + 1]
- calculer le résultat d'opérations n'impliquant que des constantes, e.g. réécrire y=3+1 en y=4

La figure 5.8 illustre quelques étapes de simplification applicables sur le graphe de flot de contrôle. Il s'avère au final que le programme se simplifie énormément.

#### 5.3.4 La phase de synthèse

La dernière phase de la compilation consiste à produire, à partir d'un graphe de flot de contrôle optimisé, le code machine du programme. Cette dernière étape se passe en deux sous-étapes : on commence par produire le code assembleur du programme qui est ensuite traduit en code machine. La production du code assembleur, dépendant maintenant de l'architecture sur laquelle le programme doit être exécuté, nécessite :

- d'allouer les registres nécessaires aux différentes opérations,
- de convertir le code de chacun des blocs du graphe de flot en son code machine,
- de disposer en mémoire les différents blocs traduits du graphe de flot de contrôle,

Une fois que le code assembleur du programme est produit, il est parfois encore possible de réaliser quelques optimisations, par exemple en supprimant certains branchements inutiles (fig.5.9). Une fois l'optimisation du code assembleur réalisé, on peut finalement produire le code machine du programme.

5.3. COMPILATEUR 91




FIGURE 5.8 – En appliquant itérativement quelques optimisations, la représentation intermédiaire peut être significativement simplifiée.




FIGURE 5.9 — La phase de synthèse consiste à générer le code assembleur de chacun des blocs du graphe de contrôle de flot, à les regrouper, à optimiser encore un peu le code assembleur produit pour terminer par le code machine de l'architecture cible.

## Chapitre 6

### La mémoire

Dans cette partie, on revient sur un composant : la mémoire. Jusque maintenant on ne s'est pas trop soucié de la question de la taille de la mémoire, du temps d'accès aux informations mémorisées, etc... et l'objet de ce chapitre est de se confronter à cette question. Dans une première partie, je vous propose une revue de différentes technologies pour réaliser des mémoires. Ce faisant, on verra qu'on ne dispose pas d'une technologie qui permette de réaliser des mémoires rapides, à faible coût et de grande capacité et on s'intéressera aux solutions techniques pour en donner malgré tout l'illusion avec notamment les mémoires caches. Il existe un autre mécanisme que nous n'aborderons pas dans ce cours qu'est la mémoire virtuelle qui est prise en charge logiciellement par le système d'exploitation.

#### 6.1 Les différentes formes de mémoire

#### 6.1.1 Mémoire morte (ROM)

On a l'habitude de regrouper sous l'appellation mémoire morte, des mémoires non volalites (le contenu n'est pas perdu même si l'alimentation est coupée) facilement accessible en lecture mais dont le contenu ne peut pas être modifié (ou difficilement) si la puce est insérée dans l'ordinateur, d'où le terme anglais read-only memory (ROM).

En toute rigueur, une mémoire morte est une mémoire en lecture seule et donc forcément non volatile. Parfois, ce terme est utilisé de manière plus générale pour désigner les mémoires non volatiles. Mais la non volatilité n'implique pas forcément l'accès en lecture seule et il existe des mémoires non volatiles accessibles en lecture/écriture.

L'intérêt des mémoires non volatiles, comme leur nom l'indique, c'est qu'elles conservent leur contenu même en l'absence d'alimentation électrique. Une solution très simple pour réaliser une mémoire non volatile est de construire un circuit dont le contenu est écrit en détruisant des fusibles comme dans une PROM. Ces mémoires ne sont donc programmables qu'une fois et elles ne nécessitent pas d'alimentation pour mémoriser leur contenu. D'autres technologies comme les EPROM, EEPROM, permettent de modifier (un nombre de fois limité) le contenu et sont effaçables par exposition ultraviolette ou électriquement.

L'une des utilisations des ROM est de stocker quelques petits programmes pour le démarrage de l'ordinateur, notamment le SETUP et le BIOS (Basic Input Output System). Le but de ces programmes est essentiellement d'initialiser et de paramétrer des périphériques d'entrée/sortie (e.g. modifier la fréquence d'horloge du processeur, activer/désactiver certaines périphériques) et de passer ensuite le relais à un programme qui se trouve par exemple sur une clé USB ou un disque dur pour démarrer un système d'exploitation comme Windows, Linux, ... L'ordre dans lequel considérer les périphériques pour démarrer un système d'exploitation est paramétrable dans le BIOS. Puisque le BIOS et le SETUP sont paramétrables, et qu'il faut sauvegarder ces paramètres, ils n'utilisent pas qu'une ROM et sont accompagnés d'une mémoire en lecture/écriture qui est en général une petite mémoire consommant peu et alimentée par une petite pile.

#### 6.1.2 Mémoire vive (RAM)

#### Registres

Lors du chapitre sur la logique séquentielle, nous avions introduit un composant mémoire, le registre, construit à partir de bascules, elles mêmes construites à partir de quelques transistors et dont je vous rappelle la construction sur la figure 6.1.




FIGURE 6.1 – Construction d'un registre à partir de bascules, elles-mêmes construites à partir de plusieurs transistors MOSFET.

Les circuits mémoires ainsi construit sont accessibles en lecture et écriture et sont dits volatiles : si l'alimentation est éteinte, les informations mémorisées sont perdues. Les temps d'accès sont en général de quelques pico-secondes  $(10^{-12}s)$  et ces registres ont des capacités de moins d'une centaine de bits (32 bits ou 64 bits par exemple).

#### Static Random Access Memory (SRAM)

Les mémoires statiques (SRAM) sont construites à partir d'éléments bistables, sur le même principe que les registres, mais avec un nombre plus limité de transistors <sup>1</sup>. La figure 6.2 illustre une cellule mémoire d'un bit construite à partir de seulement 6 transistors MOSFET.




FIGURE 6.2 – Une cellule d'un bit SRAM est construire à partir de deux inverseurs et deux transistors supplémentaires, soit 6 transistors MOSFET.

Le circuit n'admet que deux états stables  $(Q,\overline{Q})=(0,1)$  et  $(Q,\overline{Q})=(1,0)$  qui permettent d'encoder les deux états binaires 0 et 1. Pour lire le contenu de la cellule, les deux transistors d'accès sont activés en appliquant une tension sur la ligne word line, de telle sorte que l'état  $(Q,\overline{Q})$  est transmis sur les voies bit line. Ces signaux sont ensuite amplifiés et le bit mémorisé peut être lu

Pour l'écriture, on commence par placer le bit à sauvegarder (et son complémentaire) sur les bit lines. On active ensuite les transistors d'accès. Le dimensionnement des transistors utilisés pour construire les inverseurs est tel que les niveaux logiques imposés sur les bit lines font dériver l'état  $Q, \overline{Q}$  vers l'état à mémoriser.

<sup>1.</sup> un registre a peut être besoin d'une dizaine ou vingtaine de transistors

Le fait que ce circuit utilise moins de transistors que les registres impliquent qu'il coûte moins chers et qu'il supporte une plus grande densité d'intégration (nombres de modules par  $\rm cm^2$ ), ce qui permet de construire des mémoires SRAM de plus grandes capacité (10 ko - 10 Mo) que les registres . Les mémoires construites à partir de ces cellules sont dites volatiles puisque l'information mémorisée est perdue si l'alimentation est coupée. Les temps d'accès sont de l'ordre de quelques ns  $(10^{-9}s)$ . Ces mémoires sont utilisées pour construire ce qu'on appelle des caches (L1, L2, L3) et dont on va reparler bientôt.

#### Dynamic Random Access Memory (DRAM)

Les mémoires dynamiques DRAM reposent sur un principe différent des deux mémoires précédentes. Elles sont construites à partir d'un transistor et d'une capacité, comme illustré sur la figure 6.3.




FIGURE 6.3 – Une cellule d'un bit DRAM est construire à partir d'un transistor et d'une capacité. C'est le niveau de charge de la capacité qui détermine la valeur du bit mémorisée.

Pour écrire un bit, on place sur le bitline le niveau logique à mémoriser puis on active le transistor pendant un temps suffisant pour que la capacité se charge ou se décharge. Pour lire le bit mémorisé, on active la ligne word line, ce qui permet d'accéder au potentiel  $V_c$  sur la bitline. La fermeture du circuit, causée par l'activation du transistor lors de la lecture, conduit à une perte de charge de la capacité et il est nécessaire, après chaque lecture, de réécrire l'état lu. Même si la donnée n'est pas accédée en lecture, la capacité a malgré tout tendance à perdre de la charge et dans tous les cas, il est nécessaire de rafraichir le contenu de la mémoire en faisant des réécritures régulières, environ une fois toutes les millisecondes. C'est pour cette raison que les mémoires construites sur ce type de cellule sont appelée dynamique.

Comme ces mémoires n'utilisent qu'un transistor et une capacité, elles supportent une plus grande densité d'intégration que les mémoires SRAM et ce sont d'ailleurs ces mémoires DRAM qui sont utilisées pour construire les mémoires principales. Le temps d'accès à ces mémoires est plus important que pour les SRAM notamment parce qu'il faut rafraîchir régulièrement son contenu.

#### 6.1.3 Mémoire de masse : disque dur

Un disque dur est une mémoire de masse magnétique constituée de plusieurs plateaux, accédé en lecture et écriture grâce au déplacement mécanique de têtes de lecture. Sur chaque plateau, on trouve de l'ordre de quelques milliers de pistes, chacune divisée en secteur. Chaque secteur contient de l'ordre de 512 octets. Les technologies de disque dur autorise aujourd'hui des disques de plusieurs Go voire To ( $2^{43}$  bits). Puisqu'il faut mettre en mouvement un système mécanique, les temps d'accès à une information sont considérablement plus long notamment que les mémoires présentées jusque maintenant. Les disques durs à 7400tr/min, i.e. 120tr/s. mettent de l'ordre de la milliseconde pour faire une révolution. Par contre, les accès séquentiels, pour des informations proches de la tête de lecture sont assez rapide d'accès. Le disque dur est une mémoire de masse non volatile : les données ne sont pas perdues si l'alimentation est coupée.




FIGURE 6.4 – Un disque dur est constitué de plusieurs plateaux, accédé en lecture ou en écriture en déplaçant mécaniquement des têtes de lecture. Image originale de wikipedia.org.

#### 6.1.4 Synthèse des mémoires en lecture/écriture : vive et de masse

Les différentes technologies de mémoire sont comparables sur plusieurs critères. La **capacité** définit le nombre de bit qu'un module peut mémoriser <sup>2</sup>. La **latence** corresponds au temps qu'il faut attendre pour accéder à un module en lecture ou en écriture. Un dernier critère que nous allons considérer est le coût d'un module. Ces critères pour les différentes mémoires vives et mémoires de masse sont résumés dans le tableau 6.1.

Type	Capacité	Latence	Coût (au Gi-octet)
Registre	100 bits	20 ps	très cher
$\operatorname{SRAM}$	10 Ko - 10 Mo	1-10  ns	≈ 1000 €
DRAM	10 Go	80  ns	$\approx 10 \in$
Flash	100 Go	$100~\mu s$	$\approx 1 \in$
Disque dur	1 To	10  ms	≈ 0.1 €

Table 6.1 – Capacité, latence et coût de différentes technologies de mémoires accessibles en lecture/écriture.

On a donc fondamentalement un problème à résoudre. On ne peut apparemment pas disposer d'une mémoire qui soit à la fois rapide et de grande capacité. L'introduction du principe des mémoires cache, présenté dans les prochaines parties, nous permet justement de résoudre ce problème.

#### 6.2 Hierarchie de mémoire

#### 6.2.1 Principe de localité spatiale et temporelle

Lorsqu'on a déroulé l'exécution d'un programme dans les chapitres précédents, on a vu qu'on a tendance à accéder à des instructions et des données qui sont proches l'une de l'autre en mémoire : en général, on accède à des mots mémoires consécutifs quand on déroule un programme, ce qu'on appelle la **localité spatiale**. Souvent, il arrive également qu'on ai besoin d'accéder au même mot mémoire pendant quelques temps (comme lorsqu'on exécute des boucles), ce qu'on appelle la **localité temporelle**. Pour mieux se représenter ces principes de localité spatiale et temporelle, la figure 6.5 illustre ce que pourrait être des accès mémoire pendant le déroulement d'un programme. Ce sont ces formes particulières qui donnent naissance au principe de localité et c'est ce qui est exploité pour construire des mémoires rapides et de grande capacité.

<sup>2.</sup> il faudrait plutôt utiliser la densité en bit/cm<sup>2</sup>.




FIGURE 6.5 – Principe de localité. Lors de l'exécution d'un programme, la mémoire est accédée à des adresses contiguës pour les instructions et opérandes (localité spatiale). Par ailleurs, il arrive fréquemment qu'une même variable ait besoin d'être accédée de manière répétée dans un petit laps de temps (localité temporelle). Chaque point représente une adresse mémoire accédée.

## 6.2.2 Structure hierarchique de la mémoire : le meilleur des deux mondes

Pour exploiter le principe de localité, on peut suivre deux approches. Une première consiste à disposer plusieurs modules mémoires de capacité et temps d'accès variables et de laisser le soin au programmeur d'utiliser l'une ou l'autre des mémoires. Si par exemple le programmeur sait qu'il a besoin d'accèder à un mot mémoire de manière répétée, il pourrait la charger dans une mémoire rapide le temps de l'utiliser puis la transférer dans une mémoire de plus grande capacité pour libérer de la place dans la petite mémoire rapide. Ca n'est évidemment pas très confortable pour le développeur et il serait préférable d'automatiser ces transferts.




FIGURE 6.6 – La mémoire est construite de manière hiérarchique avec des manières rapides mais de faible capacité proche du processeur et des mémoires plus lentes mais de plus grande capacité en s'en éloignant.

Une autre solution, beaucoup plus confortable pour le programmeur, est de construire une chaîne de mémoire en mettant des mémoires de plus en plus rapide mais de moins en moins grosse en se rapprochant du processeur, comme illustré sur la figure 6.6 avec le processeur, la mémoire principale (DRAM) et au milieu une petite mémoire rapide (SRAM) appelée mémoire cache. Le principe est alors que lorsqu'on accède à un mot mémoire, si il est présent en cache (on parle de cache hit) il est retourné rapidement au processeur et si il est absent (on parle de cache miss), il est demandé au module mémoire suivant. Pour mesurer les performances de ce type de configuration, on introduit deux grandeurs calculées à partir du nombre de hits et de misses :

- le hit ratio (HR) est le nombre d'accès pour lesquels le mot était en cache : HR = hits / (hits + misses)
- le miss ratio (MR) est le nombre d'accès pour lesquels le mot n'était pas en cache : MR = misses/(hits + misses)

On peut alors calculer le temps moyen d'accès à un mot mémoire comme  $T_m \approx HR.t_{cache} + MRt_{mem} = HRt_{cache} + (1 - HR)t_{mem}$ . Avec par exemple,  $t_{cache} = 10ns, t_{mem} = 80ns, T_m = 80 - 70HR$ . On sait aujourd'hui construire des caches pour lesquels  $HR \approx 90\%$ , ce qui conduit à  $T_m \approx 17ns$ . La gestion des caches se fait matériellement comme nous allons le voir dans les prochaines parties. Concernant les échanges entre la mémoire principale et les mémoires de masse,

c'est le système d'exploitation qui les prends en charge avec un mécanisme qu'on appelle mémoire virtuelle et qu'on ne présentera pas dans ce cours.

#### 6.3 Mémoire cache

Le principe général d'un cache est qu'il est placé avant une mémoire plus grande mais plus lente et qu'il contient une sous-partie de celle-ci. Lorsqu'une requête d'accès lui est émise, il doit vérifier s'il dispose du mot mémoire demandé, si c'est le cas (cache hit) le retourner au processeur et sinon (cache miss) émettre la requête au niveau mémoire suivant. Dans les parties suivantes, on étudie plusieurs structures de cache.

#### 6.3.1 Cache à correspondance directe

Supposons qu'on dispose d'une mémoire principale adressable sur  $n_a$  bits avec des mots de  $n_d$  bits. Un cache direct est une mémoire adressable avec  $n_c$  bits d'adresses et plusieurs champs :

- valid (1 bit) : est ce que la donnée est valide? par exemple, tant qu'une ligne de cache n'a pas été chargée au moins une fois depuis la mémoire principale, elle est invalide
- tag  $(n_a n_c \text{ bits})$ : bits de poids forts de l'adresse mémoire
- data  $(n_d \text{ bits})$  : le mot mémoire

Lorsqu'un mot mémoire est demandé par le processeur, les  $n_c$  bits de poids faibles sont utilisés pour adresser le cache. La figure 6.7 illustre le cas d'adresses mémoires et de mots de 16 bits, l'index étant les 4 bits de poids faibles. Notons "index" ces bits de poids faibles et cache[index] la ligne de cache correspondante. Si la ligne est valide et le tag corresponds aux bits de poids forts de l'adresse demandée, on a un hit et le mot mémoire stocké en cache est retourné au processeur. Par exemple, on aurait un cache hit si le processeur demandait l'adresse  $0 \times 0041$ , avec index=1 et tag=0  $\times$  004. Si jamais la ligne est invalide ou si le tag ne correspond pas, on a un miss. Par exemple, si le processeur demandait  $0 \times 0200$  ou  $0 \times 0042$  on aurait un cache miss.




FIGURE 6.7 — Dans un cache direct, quelques bits de poids faible sont utilisés pour adresser le cache. Les bits de poids fort sont alors comparés au champ tag du cache. S'ils correspondent et si l'entrée est valide, on a un hit et la donnée est retournée. Sinon, on a un miss et le mot doit être demandé au niveau mémoire suivant.

Dans le cas d'un miss, il faut alors faire une demande du mot mémoire au niveau mémoire suivant. Lorsque le niveau mémoire suivant retourne le mot mémoire, celui-ci prends la place qui avait causé le miss. On parle de cache à correspondance directe puisqu'un mot mémoire ne peut se trouver qu'à une seule position dans le cache, celle indexée par ses bits de poids faible. On utilise les bits de poids faible pour respecter le principe de localité. En utilisant les bits de poids faible pour adresser le cache, on s'assure en effet que des adresses proches peuvent être stockées dans des lignes de cache différentes : des adresses proches ont des bits de poids faible différent; Par exemple, les adresses  $0 \times 0100$ ,  $0 \times 0101$ ,  $0 \times 0102$  seraient stockées sur les premières lignes de

cache. On peut aussi prendre en compte le principe de localité spatiale en mémorisant plusieurs mots mémoire par ligne de cache. Par exemple, on pourrait stocker sur chaque ligne de cache 4 mots mémoires consécutifs. On décomposerait alors l'adresse mémoire en 12 bits de tag, 2 bits d'index et 2 bits d'offset (fig.6.8). Le cache aurait alors 4 lignes de caches, chacune de 4 mots. En disposant d'un bus mémoire suffisamment large entre le cache et la mémoire principale, un échange entre le cache et la mémoire principale ramène dans ce cas 4 mots consécutifs. Pousser ce raisonnement à l'extrême, on pourrait penser qu'il suffit d'avoir une très grande ligne de cache. En pratique, à taille de cache constante, en augmentant la taille d'une ligne de cache, on diminue le nombre de lignes de cache et par là même, on diminue le nombre de régions de la mémoire qui peuvent être chargées simultanément. En pratique, on a malgré tout toujours besoin d'accéder à quelques régions distantes de la mémoire (6.5).




FIGURE 6.8 – En accord avec le principe de localité spatiale, les performances du cache sont améliorées si chaque ligne de cache héberge plusieurs mots consécutifs.

Le principal problème avec le cache à correspondance directe est que plusieurs adresses mémoires se projettent sur une même ligne de cache. Par exemple, si nos adresses sont codées sur 16 bits, et qu'on dispose d'un cache à 4 bits d'adresses avec 1 mot par ligne de cache, les adresses 0x0101, 0x0201, 0x301 se projettent toutes sur la même ligne de cache. Si jamais notre programme <sup>3</sup> a besoin d'accéder de manière répétée aux mots mémoires aux adresses 0x0101, 0x0201 et 0x0301, on aura beaucoup de cache miss et donc des performances dégradées. Le problème fondamental étant que plusieurs mots mémoires ciblent les mêmes lignes de cache, il "suffit" de proposer une structure de cache dans laquelle chaque mot mémoire peut occuper n'importe quelle ligne de cache et c'est ce que proposent les caches associatifs.

#### 6.3.2 Cache associatif

Dans un cache associatif, chaque mot mémoire peut occuper n'importe quelle ligne de cache. Avec un cache N lignes, on dispose N comparateurs (contre 1 seul pour le cache à correspondance directe, un multiplexeur étant utilisé pour diriger en entrée du comparateur le champ TAG associé à la ligne indexée par l'adresse demandée), comme illustré sur la figure 6.9. Lorsqu'un mot mémoire est demandé, les N comparateurs effectuent en parallèle la comparaison entre l'adresse des mots en cache et l'adresse demandée. Si l'adresse se trouve en cache, les données sont directement retournées au processeur.

La gestion du cas où l'adresse ne se trouve pas en cache est plus compliquée que pour le cache à correspondance directe. En effet, dans ce cas, il faut choisir une ligne de cache à laquelle placer les données qu'on va récupérer en mémoire, ce qu'on appelle une politique de remplacement. Une politique de remplacement possible <sup>4</sup> est la politique Least Recently Used (LRU) qui consiste à

<sup>3.</sup> par exemple un programme dont les instructions commencent à l'adresse 0x0101 accédant à des variables stockées aux adresses 0x0201, 0x0202, ..

<sup>4.</sup> il existe une politique optimale, l'algorithme de Belady, qui consiste à supprimer la ligne de cache de l'adresse dont on aura besoin le plus tard, mais qui n'est pas utilisable en pratique justement à cause de l'incapacité de




FIGURE 6.9 — Dans un cache associatif, chaque mot mémoire peut se trouver à n'importe quelle ligne de cache minimisant ainsi le risque que les adresses ayant les mêmes bits de poids faibles ne causent des caches miss. Les bits de poids fort de l'adresse demandée sont comparés en parallèle avec les adresses mémorisées dans le cache.

remplacer la ligne de cache la moins récemment utilisée. Cette politique prends donc en compte la manière dont le processeur utilise les données stockées en cache (en remplaçant plutôt une donnée qui n'est plus utilisée depuis longtemps qu'une donnée utilisée fréquemment) mais est coûteuse puisqu'elle nécessite de construire une liste ordonnée des accès aux lignes de cache.

#### 6.3.3 Cache associatif à n entrées

Le cache à correspondance direct présente l'inconvénient que plusieurs mots mémoires entrent en compétition pour la même ligne de cache : si par exemple 12 bits de poids forts sont utilisés pour le champ "tag" et 4 bits de poids faibles pour l'index et l'offset, toutes les adresses mémoires séparées de  $2^4=16$  ciblent la même ligne de cache. Un cache associatif évite ce problème en autorisant n'importe quel mot mémoire à occuper n'importe quelle ligne de cache mais avec une complexité de réalisation considérable. Le cache associatif à n entrées est une forme hybride de ces deux caches. Dans un cache associatif à n entrées, on dispose d'un cache à correspondance direct dans lequel chaque ligne de cache est un cache associatif (fig.6.10).




FIGURE 6.10 – Un cache associatif à n entrées est un cache à correspondance direct dans lequel chaque ligne de cache est un cache associatif. Cette réalisation permet d'alléger la complexité d'un cache associatif pur tout en évitant les conflits d'un cache à correspondance directe.

#### 6.3.4 Cohérence du cache et de la mémoire centrale

Puisqu'un mot mémoire peut se trouver en cache et en mémoire principale, il se pose la question de la cohérence de ces deux mots d'une même adresse. Il existe plusieurs politiques pour assurer la cohérence des données en cache et des données en mémoires principales. Une première stratégie, la stratégie d'écriture immédiate (write through) consiste à propager la modification du mot mémoire en cache en mémoire principale. Cela veut dire que chaque fois qu'un mot est écrit en cache, il sera

101

aussi écrit en mémoire principale. Une deuxième stratégie, la stratégie à écriture différée (write back), sollicite moins les échanges entre le cache et la mémoire principale. Elle consiste à n'écrire en mémoire principale une ligne de cache que lorsque celle ci est remplacée. On ajoute aussi un bit (dirty bit) indiquant si la ligne a été modifiée pour s'éviter une copie en mémoire principale lors du remplacement de la ligne si jamais celle-ci n'a pas été modifiée.

### Chapitre 7

### Les périphériques et leur gestion par interruption

### 7.1 Les périphériques d'entée/sortie

### 7.1.1 Quelques exemples de périphériques

Nous ne nous sommes intéressés jusqu'à maintenant qu'à l'architecture interne du microprocesseur. L'ordinateur est également constitué de périphériques pour imprimer, écouter de la musique, afficher des images, ... La figure 7.1 représente une vue éclatée de l'ordinateur avec différents périphériques.




FIGURE 7.1 – Vue éclatée d'un ordinateur avec le microprocesseur (2), la RAM (3) enfichés sur la carte mère (8). Des cartes d'extensions (4), comme des cartes graphique, cartes son, ..., sont également enfichées sur la carte mère. Différents périphériques sont connectés à l'ordinateur comme un scanner (1), un lecteur/graveur DVD (6), un disque dur (7), un écran (10), des enceintes (9), une souris (14), un clavier (13), une imprimante (16). Source : wikipedia.org

### 7.1.2 Connexions entre le processeur et les périphériques

La communication entre le processeur et les périphériques se fait grâce à des bus qui sont, essentiellement une collection de piste et, on va le voir, de quelques composants permettant de gérer plusieurs périphériques sur les mêmes bus. On a déjà vu quelques bus internes au microprocesseur connectés à l'UAL et aux registres. D'autres bus, les bus externes, connectent le micro-processeur aux périphériques comme représenté schématiquement sur la figure 7.2.




FIGURE 7.2 – Le microprocesseur dialogue avec les périphériques grâce à des bus externes. On distingue généralement le bus de données, d'adresses et de contrôle.

La figure 7.3 illustre une organisation type de la communication entre le microprocesseur et les différents périphériques que sont la mémoire, la carte graphique, carte réseau, disques durs, ... Cet enchevêtrement de bus est apparu au cours de l'histoire de l'informatique poussé par le besoin de meilleures performances (comme l'introduction des bus AGP pour les cartes graphiques) mais également motivé par la nécessité de maintenir une compatibilité ascendante avec des périphériques existants avant l'introduction de nouveaux bus.

Regardons de plus près le cas des cartes graphiques. Dans les années 1980, le standard était le bus ISA. Le bus ISA permet de transporter des données sur 8 à 16 bits à des fréquences de 4 à 8 MHz, soit une bande passante d'au maximum 15 Mo/s. Il s'est avéré que ce bus ne permettait plus d'assurer une bande passante suffisante pour transporter des données à afficher sur un écran. Si on part sur un affichage à 25 images par secondes, avec des images de  $1024 \times 768$  pixels  $\approx 800000$ pixels, chaque pixel étant disons codés sur 3 fois 8 bits (255 niveaux pour chaque composante rouge, vert, bleu, ce qui est pauvre), on atteint des besoins de bande de passante de l'ordre de 60 Mo/s. Si les données sont stockées sur le disque dur, elles doivent être transportées vers la carte graphique, et le besoin de bande passante est alors doublé. Le bus ISA ne permet pas d'atteindre de telles performances, le bus PCI est alors apparu. Celui-ci apporte une largeur de bus plus importante (32 - 64 bits) et les échanges s'y font à une fréquence plus élevée, de l'ordre de 30 à 60 MHz, que sur le bus ISA, donc une bande passante maximale de l'ordre de 500 Mo/s. Les besoins toujours plus importants des affichages vidéos ont conduit ensuite à l'introduction du bus AGP (puis AGP2X, AGP4x) qui permet d'obtenir des bandes passantes maximale de 1 Go/s. On trouve aussi maintenant des bus PCI-express qui offre des bandes passantes 1 de quelques Go/s. Le tableau ci-dessous donne quelques ordres de grandeurs de bande passante de bus.

<sup>1.</sup> https://en.wikipedia.org/wiki/List\_of\_device\_bit\_rates

Bus	Largeur du bus (bits)	Horloge (MHz)	Bande passante (Mo/s)	Année
ISA 16	16	8.33	15.9	1984
PCI 32	32	33	125	1993
AGP	32	66	250	1997
PCI Express 3 (x16)	16	8000	16000	2011

Les bus ISA, PCI et AGP sont des bus parallèles, transmettant des mots complets à chaque cycle. En pratique, des problèmes techniques apparaissent lorsque les fréquences des échanges augmentent, problème qui sont moins présents sur des interfaces séries comme le bus PCI express qui autorise des fréquences d'échange bien plus élevées même si le nombre de bit échangé à chaque cycle d'horloge est moins important.

Les périphériques nécessitant une grande bande passante sont placés près du microprocesseur puis quelques ponts (bridge) assurent l'interface entre les différents types de bus. Les périphériques comme la souris ou le clavier sont par exemple placés sur les bus lents contrairement à la mémoire ou la carte graphiques placées sur un bus rapide.




FIGURE 7.3 – Pour supporter des périphériques disposant de différentes interfaces et nécessitant différentes performances (e.g. cartes graphiques vs disque dur), les périphériques et le microprocesseur sont interconnectés par différents niveaux de bus.

La communication sur un bus peut se faire de deux manière : synchrone ou asynchrone. La communication synchrone base les échanges sur un signal d'horloge. Prenons comme exemple une demande de lecture mémoire initiée par le processeur. La figure 7.4 illustre un échange synchrone entre un processeur et la mémoire lors d'une opération de lecture.




FIGURE 7.4 – Illustration d'une lecture mémoire initiée par le processeur avec un protocole d'échange synchrone. Les changements d'état des signaux de contrôle n'ont lieu qu'aux instants de changement d'état d'un signal d'horloge. On a ici supposé que les changements d'état n'avait lieu que sur des fronts montants d'horloge.

Lors d'un échange synchrone, les changements d'état des différents signaux ont lieu avec des changement d'état du signal d'horloge. Le processeur commence par placer l'adresse du mot mémoire à lire sur le bus d'adresse (Adr) et indique qu'il souhaite effectuer une lecture (READ), sur le module mémoire. La mémoire, voyant en entrée la requête de lecture, peut commencer à récupérer le mot mémoire demandé. Le travail de la mémoire peut prendre un peu de temps et indique au processeur, par un signal d'attente (WAIT), que les données ne sont pas encore disponibles. Après éventuellement quelques cycles d'horloge, les données sont placées par la mémoire sur le bus de données et elle indique au processeur que les données sont disponibles en désactivant le signal d'attente (WAIT). Le processeur réagit en lisant les données placées sur le bus de données et en désactivant sa requête de lecture. La principale caractéristique d'une communication synchrone est justement la synchronie, c'est à dire que tout les échanges sont rythmés par une horloge : même si la mémoire place les données sur le bus de données pendant un cycle d'horloge, le processeur ne les prendra en compte qu'au prochain tick d'horloge.




FIGURE 7.5 – Illustration d'une lecture mémoire initiée par le processeur avec un protocole d'échange asynchrone. Le maître (processeur) et l'esclave (la mémoire) se verrouille mutuellement par l'intermédiaire des signaux de contrôles Msyn et Ssyn indépendemment d'une quelconque horloge.

Une communication asynchrone ne fait reposer ses échange sur aucun signal d'horloge mais sur des signaux de contrôle. On distingue généralement un maître et un esclave dans une transaction. Dans notre exemple d'une lecture mémoire, le processeur serait le maître et la mémoire l'esclave. On introduit alors deux signaux de contrôle : MSYN (Master Synchronization) et SSYN (Slave Synchronization) qui vont permettre au maître et à l'esclave de synchroniser leurs échanges (sans pour autant qu'ils ne soient rythmés). La figure 7.5 illustre une communication asynchrone entre un processeur et une mémoire pour opération de lecture. Le transaction se passe de la manière suivante :

- 1. le processeur place l'adresse mémoire du mot à lire sur le bus d'adresse et indique qu'il souhaite effectuer une opération de lecture mémoire (Read=1),
- 2. le processeur passe au niveau haut le signal Msyn pour indiquer à la mémoire (l'escalve) qu'il souhaite qu'elle effectue un travail
- 3. voyant le signal Msyn au niveau haut, la mémoire va chercher les données et, au bout d'un certain temps, les place sur le bus de données en indiquant au processeur (le maître) que les données sont disponibles Ssyn=1

- 4. le processeur, voyant que la mémoire a placé les données sur le bus de données (Ssyn=1), récupère ces données, supprime sa requête de lecture (Read=0) et indique à la mémoire que les données ont été récupérées (Msyn=0)
- 5. la mémoire prends en compte l'indication du processeur et repasse son signal de synchronisation au niveau bas (Ssyn=0)

Ce sont bien le maître et l'esclave qui se verrouille mutuellement par l'intermédiaire des signaux Msyn et Ssyn et aucune horloge n'intervient dans le rythme des échanges. On parle d'échange par accord confirmé (handshake).

Un bus ne peut être utilisé que pour une seule transaction à un instant donné. Si plusieurs périphériques veulent utiliser le bus, il faut alors introduire des techniques d'arbitrage. Certaines consistent à chaîner les périphériques (daisy chain) pour qu'ils se donnent successivement le droit d'utiliser le bus; on parle alors d'arbitrage décentralisé. Une autre technique consiste à connecter les périphériques à un arbitre de bus qui gère lui même les priorités d'accès au bus. Les périphériques indiquent alors à l'arbitre leur souhait d'utiliser le bus pour communiquer avec un autre élément de l'ordinateur et c'est le rôle de l'arbitre que de collecter ces requêtes et de décider qui utilisera le bus lorsque celui ci sera libéré.

### 7.2 Évènements synchrones et asynchrones : Déroutements et interruptions

### 7.2.1 Les déroutements

Pour comprendre ce que sont les déroutements (trap, exceptions) je vous propose de considérer la manière dont on peut gérer les débordements des opérations arithmétiques. Un débordement est indiqué par les indicateurs de l'UAL. Lorsqu'un programme effectue des opérations arithmétiques, si un débordement (overflow) a lieu, le résultat de l'opération n'est pas correct et il faut trouver un moyen de prendre en charge cette erreur. On peut envisager deux solutions. La première solution consiste à laisser le programmeur écrire des instructions qui, après chaque opération arithmétique susceptible de générer un débordement, test le bit de débordement de l'UAL. Pour cela, on ajouterait un registre d'état (status register) dans lequel serait sauvegardé les bits d'états de l'UAL. Le registre d'état contient en général pleins de bits (oveflow, carry, zero, ..) et, pour tester un bit il suffit au programmeur de masquer la valeur du registre d'état avec un masque binaire approprié (masquer c'est juste appliquer un ET logique bit à bit). Cette solution n'est pas souhaitable pour deux raisons. La première c'est qu'en laissant cette détection d'erreur à la charge du programmeur, ses programmes deviennent plus long donc occupent plus de place en mémoire et sont plus difficiles à écrire. Ces programmes sont également plus long à l'exécution puisqu'il faut équiper chaque opération arithmétique d'un test et, en pratique, le débordement n'est pas tellement fréquent. En conséquence, on va régulièrement exécuter quelques instructions de test pour rien, donc on perd du temps. Une autre solution serait de s'arranger pour que l'exécution du programme soit dérouté lorsqu'un débordement est produit. Cette solution est justement ce qu'on appelle des déroutements. On peut la réaliser matériellement avec un coût tout à fait négligeable. Sa mise en oeuvre est similaire à la mise en oeuvre des interruptions donc je vous propose de patienter un tout petit peu pour voir comment implémenter matériellement les déroutements. Pour donner un rapide aperçu, l'idée est de modifier un peu le micro-code des instructions qui peuvent potentiellement générer un débordement, par exemple l'instruction "ADD". Souvenez vous des dernières micro-instructions de notre instruction ADD: on branchait le registre MicroPC vers l'adresse 0x00. Ce qu'on peut faire, c'est changer un peu le multiplexeur qui alimente MicroPC pour que ses bits de sélection prennent en compte les indicatrices de l'UAL, en ajoutant l'overflow alors que nous n'avions considérés que l'indicateur de sortie nulle, et en s'arrangeant pour que, en cas d'overflow, quelques microinstructions particulières soient exécutées pour dérouter le programme principal vers une routine à exécuter en cas de débordement. On le réaliserait donc en suivant exactement le même principe que la mise en oeuvre des sauts conditionnels "JZ" et, en fait, de manière complètement transparente, sans surcoût lié à des tests qui seraient inutiles. En plus des débordements de capacité, d'autres conditions sont susceptibles de produire des déroutements comme : la division par zéro, le débordement de pile,...

Pour terminer cette partie, notez que les déroutements ne peuvent apparaître qu'après l'exécution d'une instruction d'un programme, elles sont en ce sens synchrone avec l'exécution d'un programme et c'est d'ailleurs la raison pour laquelle on sait exactement à quel moment dans le microcode tester la levée d'une exception. Dans la prochaine partie, on s'intéresse à des événements asynchrones, les interruptions, qui peuvent justement intervenir n'importe quand.

### 7.2.2 Les interruptions

Une interruption est un signal asynchrone, dont la cause est externe à un programme. La mise en oeuvre des interruptions permet de rendre plus performante la prise en charge des périphériques. Les périphériques comme les claviers, disques durs, souris, ont parfois besoin d'avoir accès aux ressouces du microprocesseur. On peut envisager deux solutions. Une première consiste à donner au microprocesseur l'initiative de tester, périphérique après périphérique, si un périphérique a besoin d'accéder aux ressources du chemin de données. Cette méthode, dite par scrutation, n'est pas très efficace. Si la fréquence d'interrogation des périphériques est élevée, la pluspart du temps, les périphériques n'auront pas besoin d'accéder aux ressources du chemin de données et on perdra donc des cycles d'horloge pour rien. Si la fréquence d'interrogation est trop faible, on risque d'attendre beaucoup trop de temps avant de prendre en charge la requête du périphérique. Le mécanisme de gestion des entrées par scrutation n'est aujourd'hui plus utilisé parce qu'il gaspille du temps. Pour le comprendre, considérons une métaphore. Imaginez que votre professeur soit un microprocesseur, les étudiants étant des entrées. Si le professeur opérait par scrutation pour savoir si les étudiants ont des questions, il faudrait qu'il demande, régulièrement, à chacun des étudiants s'il a une question; je vous laisse imaginer le temps que cela nécessite pour une salle de 90 étudiants. Evidemment, ce n'est pas comme cela qu'on fait en pratique. En pratique, si un étudiant a une question, il lève la main. En language d'architecture des ordinateurs, on dit alors que l'étudiant a levé une interruption; il émet un signal que le professeur perçoit (la main levée) et que ce dernier peut gérer en demandant par exemple à l'étudiant sa question. Pour gérer les entrées, on procède de la même manière, on construit une ligne (ligne d'interruption) sur laquelle un périphérique peut émettre un signal (lever une interruption) et le microprocesseur peut alors démarrer une routine de gestion des interruptions. Il est essentiel que la gestion d'une interruption se fasse de manière transparente pour le programme qui s'est fait interrompre et, pour ce faire, le contexte d'exécution (état des registres) doit être sauvegardé avant de partir en interruption et restauré après la routine d'interruption terminée.

Si plusieurs périphériques peuvent lever une interruption et qu'on dispose d'une seule ligne d'interruption, il faut, au départ en interruption, demander au périphérique un identifiant qui permette de savoir quelle routine exécuter. Une solution consiste à attribuer à chaque périphérique des numéros 0, 1, 2, ... et à placer en tête de la mémoire RAM des instructions de branchement vers les différentes routines d'interruption. La machine que nous développons ne pourra gérer qu'une seule interruption (donc un seul périphérique d'entrée). La gestion d'une interruption se passe alors de la manière suivante :

- 1. le périphérique indique au processeur qu'il a besoin du chemin en données en mettant la ligne d'interruption INTR=1
- 2. pendant son exécution d'un programme, le processeur détecte la requête
- 3. le processeur sauvegarde alors l'état courant des registres
- 4. le processeur accuse réception de l'interruption en plaçant le signal INTA=1 ce qui a pour conséquence de placer l'adresse du vecteur d'interruption sur un bus interne
- 5. le processeur se branche sur l'exécution d'une routine de gestion de l'interruption (vecteur d'interruption ou *interrupt handler*)
- 6. une fois la routine terminée, le processeur restaure l'état dans lequel il était avant de partir en interruption

Puisqu'il y a un certain nombre d'opérations à effectuer lors du départ et du retour d'interruption, on se définit deux nouvelles instructions : INT (0xe000) et RTI (0xe800). On réservera les adresses 0x0000 et 0x0001 pour un branchement vers le début du programme principal. On utilisera alors les adresses 0x0002 et 0x0003 pour introduire une instruction de branchement vers la routine

### 7.2. ÉVÈNEMENTS SYNCHRONES ET ASYNCHRONES : DÉROUTEMENTS ET INTERRUPTIONS109

d'interruption. On gère de cette manière plus facilement le fait que les routines d'interruption ne sont pas de la même longueur pour, disons, des imprimantes, des claviers, .. Le début d'un programme assembleur sera alors de la forme suivante :

JMP init

JMP introutine

init: ...; le programme principal
...

introutine:  $\dots$ ; la routine d'interruption

...

RTI ; le retour d'interruption

D'un point de vue matériel, il faut modifier un peu le chemin de données en introduisant la ligne d'interruption INTR (interrupt request) sur laquelle le périphérique lève son interruption et en ajoutant le signal INTA (interrupt acknowledge) pour accuser réception de l'interruption, comme indiqué sur la figure 7.6. L'adresse du vecteur d'interruption est stockée dans un registre dont la valeur est placée sur le chemin de données en accusant réception de l'interruption (INTA) pour être ensuite transféré dans le registre PC.




FIGURE 7.6 – Chemin de données modifié pour prendre en charge une interruption. Le périphérique lève une interruption sur la ligne INTR. Le processeur accuse réception de l'interruption par le signal INTA. Le registre INTAdr stocke l'adresse du vecteur d'interruption en mémoire principale. Le registre d'un bit IF (interrupt flag) permet de masquer l'interruption.

Il nous manque encore quelques ingrédients, à savoir :

- ou et comment sauvegarder le contexte d'exécution du programme interrompu?
- quand et comment détecter la demande d'interruption et partir vers la routine d'interrution? Puisqu'il faut gérer l'interruption de manière transparente pour le programme interrompu, on

Puisqu'il faut gerer l'interruption de maniere transparente pour le programme interrompu, on doit sauvegarder son contexte d'exécution ce qui veut dire, en pratique, sauvegarder les registres A, B, PC. Je vous propose de le sauvegarder sur la pile. Lors du départ en interruption, on sauvegarde les registres A, B et PC en haut de la pile. La routine d'interruption peut éventuellement utiliser des variables locales sur la pile qu'elle libérera en fin de routine. Au retour de l'interruption, les registres A, B et PC peuvent alors être restaurés. Cette sauvegade et restauration doivent être faites dans le micro-code. Pour que cela fonctionne, il est néanmoins nécessaire de s'assurer que le pointeur de pile a été correctement initialisé. En d'autres termes, il ne faut pas autoriser le départ en interruption tant que le pointeur de pile n'est pas initialisé. On parle alors de masquer une

**interruption**. Pour être sûr que la routine d'interruption soit exécuté entièrement avant de partir à nouveau en interruption, l'instruction INT devra désactiver les interruptions et l'instruction RTI devra les réactiver. Le masquage d'une interruption peut se faire simplement en ajoutant à notre chemin de données un bit, qu'on note IF (interrupt flaq) et qui par convention sera :

- IF = 0: l'interruption est masquée donc même si une interruption est levée, on ne la prendra pas en charge
- IF = 1 : l'interruption est non masquée donc si une interruption est levée, on la prendra en charge

Pour changer la valeur de ce bit de masquage, on introduit les deux signaux de contrôle SetIF et ClearIF. On se définit également deux instructions CLI (0xd000) et STI (0xd400) pour respectivement mettre à 0 et à 1 le bit IF. La forme général de notre programme assembleur évolue donc un petit peu pour n'activer les interruptions qu'une fois le pointeur de pile initialisé :

```
JMP init

JMP introutine

init: LDSPi @stack@ ; on initialise le pointeur de pile

.... ;

STI ; on active les interruptions

JMP main ; et on branche vers le programme principal

main: .... ; le programme principal

introutine: ... ; la routine d'interruption

...

RTI ; le retour d'interruption
```

Quand et comment détecter la demande d'interruption? On peut en fait le faire de manière complètement transparente avant le fetch/decode, avant la phase de récupération d'une instruction à exécuter. L'idée ici est de procéder exactement comme pour les sauts conditionnels JZ. Il suffit d'alimenter l'entrée du MicroPC avec une valeur particulière si jamais une interruption est levée et non masquée. On modifie donc le multiplexeur en entrée du MicroPC en ajoutant deux lignes :

CodeMCount	$\mathbf{Z}$	INTR & IF	$S_1S_0$	Sémantique
000	-	-	00	MicroPC := MicroPC+1
001	-	-	01	MicroPC := @Adr
010	-	-	10	MicroPC := Instruction
011	0	-	00	MicroPC := MicroPC+1 si la sortie de l'UAL est non nulle
011	1	-	01	MicroPC := @Adr si la sortie de l'UAL est nulle
100	-	0	01	MicroPC := @Adr si pas d'interruption non masquée
100	-	1	00	MicroPC := MicroPC+1 si une interruption non masquée

Puisque le départ en interruption est indépendant des instructions à exécuter (contrairement aux déroutements), on va placer la détection et le départ éventuel en interruption à l'adresse 0x00 de notre ROM. Souvenez vous, jusqu'à maintenant, l'adresse 0x00 de la ROM ne contenait qu'un branchement du MicroPC vers l'adresse 0x08. Et bien, on va modifier ce microcode à l'adresse 0x00 en y mettant :

- détecter si une interruption est à gérer et brancher le microPC à l'adresse du fetch/decode 0x08 dans le cas où il n'y pas d'interruption non masquée, donc ROM[0x00] = 02000008
- se brancher sur le micro-code pour prendre en charge l'interruption sinon, donc ROM[0x01] = 008000e0

Les deux instructions CLI (0xd000) et STI (0xd400) ne font que changer la valeur du bit IF en utilisant les signaux ClearIF et SetIF et reboucler le microPC :

- CLI (0xd000) : mettre le bit IF à zero (ClearIF) et reboucler microPC à l'adresse 0x00, soit :ROM[0xd0] = 10800000
- STI (0xd400) : mettre le bit IF à un (SetIF) et reboucler MicroPC à l'adresse 0x00, soit ROM[0xd400] = 08800000

L'instruction INT (0xe000) doit réaliser plusieurs opérations :

— désactiver les interruptions (ClearIF)

- sauvegarder dans la pile les registres A, B et PC
- accuser réception de l'interruption (INTA)
- brancher sur la routine d'interruption en transférant l'adresse du vecteur d'interruption dans le registre PC
- reboucler MicroPC à l'adresse 0x00 (en fait 0x08 suffirait)

L'instruction RTI (0xe800) doit réaliser plusieurs opérations :

- recharger les registres PC, B, A (si ils sont sauvegardés dans l'ordre A, B, PC)
- réactiver les interruptions (SetIF)
- reboucler le MicroPC à l'adresse 0x00

### 7.3 Examples d'utilisation des interruptions

### 7.3.1 Un programme principal et un bouton

Pour illustrer le fonctionnement des interruptions, je vous propose d'ajouter à notre architecture un bouton qui, lorsqu'il est pressé, lève une interruption. L'architecture considérée, et notamment l'interface avec le système d'interruption est illustrée sur la figure 7.7. Pour faire simple, on va supposer qu'un programme principal va calculer des valeurs qu'il affichera sur un premier afficheur adressable à l'adresse 0x1000 et que lorsque j'appuis sur le bouton, un compteur est incrémenté et sa valeur est affichée sur un deuxième afficheur adressable à l'adresse 0x1001.




FIGURE 7.7 – Le microprocesseur est connecté à un bouton par le système d'interruption. La RAM est adressable aux adresses inférieures à 0x1000. Les deux afficheurs sont adressables aux adresses 0x1000 et 0x1001.

Il nous reste maintenant à écrire le programme assembleur qui sera traduit en code machine et introduit dans la mémoire principale. Ce programme pourrait ressembler à :

```
DSW compteur1
DSW compteur2
JMP init
JMP int
init: LDSPi @stack@
LDAi 0
STA compteur1
STA compteur2
STI
loop: LDAd compteur1
LDBi 1
ADDA
```

```
STA compteur1
STA 1000
JMP loop
int: LDAd compteur2
LDBi 2
ADDA
STA compteur2
STA 1001
RTI
```

Ce qui donne une fois assemblé, le contenu mémoire ci-dessous; L'assembleur a substitué les étiquettes : @stack@ (0x0FFD), compteur1 (0x0FFE), compteur2 (0x0FFF), init(0x0004), loop (0x000D) et int(0x0018).

```
7000 0004 7000 0018
0000x0
0x0004
          8000 Offd 1000 0000
8000x0
          1c00 Offe 1c00 Offf
0x000C
          d400 1400 Offe 2000
          0001 3000 1c00 Offe
0x0010
          1c00 1000 7000 000d
0x0014
0x0018
          1400 Offf 2000 0002
0x001C
          3000 1c00 Offf 1c00
0x0020
          1001 e800
```

On y trouve les instructions de réservation d'espace en RAM pour stocker les variables compteur1 et compteur2 avec lesquelles le programme principal et la routine d'interruption vont travailler. Les deux sauts incondtionnels qui suivent sont les vecteurs d'interruption. Le "JMP init" est le vecteur d'interruption du démarrage de la machine qui permet notamment d'initialiser le pointeur de pile avant d'activer les instructions (STI). Le programme principal est :

```
loop: LDAd compteur1
    LDBi 1
    ADDA
    STA compteur1
    STA 1000
    JMP loop
```

Ce programme ne fait que charger la valeur de compteur1, l'incrémenter et l'afficher sur le premier afficheur. La routine d'interruption est :

```
int: LDAd compteur2
LDBi 2
ADDA
STA compteur2
STA 1001
RTI
```

Dans la routine d'interruption, on peut utiliser sans problèmes les registres A et B puisque ceux ci sont sauvegardés au départ en interruption et restauré au retour d'interruption RTI.

L'évolution temporelle de l'architecture pendant autour d'une requête d'interruption est illustrée sur la figure 7.8. Sur cette illustration, on a supposé qu'un utilisateur a pressé le bouton pendant la phase de fetch/decode lorsque le processeur allait exécuter l'instruction ADDA du programme principal. Le fait que le bouton soit pressé met de manière asynchrone la ligne d'interruption INTR a l'état haut. Le proceseur ne prendra alors en compte l'interruption qu'une fois l'instruction ADDA terminée, lorsque le MicroPC aura rebouclé à l'adresse 0x00. A ce moment, le registre PC pointe sur l'instruction STA du programme principal et le processeur détecte la demande d'interruption et commence sa prise en charge. L'exécution de l'instruction INT accuse réception de la demande d'interruption (INTA), ce qui a pour conséquence de réinitialiser l'état




FIGURE 7.8 – Déroulement temporel de la prise en charge d'une interruption. Le départ en interruption sauvegarde le contexte, restauré au retour d'interruption (RTI). L'interruption, levée de manière asynchrone, est détectée avant de brancher sur les micro-instructions du fetch/decode.

de la bascule attachée au bouton, sauvegarde le contexte sur la pile (A, B, PC) et désactive les demandes d'interruption (IF=0). Une fois ces opérations effectuées, le PC est branché sur la routine d'interruption qui s'exécute. Lorsque l'instruction RTI de la routine d'interruption est atteinte, le processeur restaure le contexte sauvegardé sur la pile et l'exécution du programme principal se poursuit, tout ça de manière tout à fait transparente pour le programme principal.

### 7.3.2 Timesharing et ordonnanceur pré-emptif

En guise de second example, je vous propose de voir comment on pourrait donner l'illusion que deux programmes s'exécutent de manière simultanée sur notre architecture pourtant séquentielle. Même si nous disposons maintenant d'architecture multi-coeurs, il y a bien plus de programmes (un moniteur d'imprimante, un traitement de texte, un explorateur internet, un explorateur de fichiers, un antivirus, un programme de mise à jour, ...) qui s'exécutent "en même temps" que de nombre de coeurs donc ajouter des coeurs, i.e. multiplier les chemins de données, n'est pas une réponse suffisante. On va plutôt s'intéresser à la manière dont le chemin de données peut être alloués, par période, à différents programmes. Si on suppose que deux programmes doivent s'exécuter, l'idée est d'exécuter quelques instructions du premier programme, puis quelques instructions du second, et de recommencer.

Comment faire? Pour exécuter N programmes, il nous en faut en vérité N+1. Le programme supplémentaire est ce qu'on appelle **l'ordonnanceur** <sup>2</sup>. L'ordonnanceur est le programme qui, lorsqu'il est exécuté, détermine quel programme doit se voir exécuter quelques instructions. Lorsqu'un de nos N programmes s'exécutent, il faut à un moment ou un autre que l'ordonnanceur prenne la main pour configurer le chemin de données pour qu'un autre programme s'exécute. Une première solution consiste à laisser le soin aux programmeurs de réveiller l'ordonnanceur en levant une interruption  $^3$  pour que celui ci passe la main à un autre programme. Le problème est que si le programmeur oublie de réveiller l'ordonnanceur régulièrement, les autres programmes n'auront jamais la main sur le chemin de données. Une autre solution consiste à réveiller automatiquement, de manière régulière, l'ordonnanceur pour que celui-ci alloue le chemin de données à un autre programme, par exemple en générant des interruptions par un timer. Cette deuxième approche définit ce qu'on appelle un ordonnanceur pré-emptif : peu importe l'état actuel de l'exécution d'un programme, celui-ci est forcé de rendre la main et l'ordonnanceur juge alors quel programme peut s'exécuter. Pour savoir quel programme s'exécute, il suffit de définir une variable globale urrent}. L'arhitecture est légèrement modifiée pour que les interruptions soient produites par

<sup>2.</sup> l'ordonnancement de programmes est pris en charge sur vos ordinateurs par une couche que nous n'avons pas présentée : le système d'exploitation.

<sup>3.</sup> ce ne peut pas être un appel de routine sans quoi les contextes s'empileraient sans cesse les uns au dessus des autres dans la pile. Si le programme1 appelait une routine d'ordonnancement, son contexte serait empilé, le programme2 s'exécuterait et lorsque celui ci serait interrompu, comment récupérer le contexte du programme1?

un timer. Un timer peut se construire à partir d'un registre dit à auto-décrément, c'est à dire un registre dont la sortie nourrit une entrée d'un additionneur, l'autre entrée étant fixée à -1 et lui même réentrant dans le registre. A chaque front montant d'horloge, la valeur du registre est alors décrémentée d'une unité. Lorsque la valeur du registre est à 0 on produit le signal INTR et on nourrit le registre de la valeur initiale pour le décompte, ce qui donne des signaux comme indiqué sur la figure 7.9 et permet de sous-échantillonner le signal d'horloge.




FIGURE 7.9 – Un registre à auto-décrément réinitialisé avec la valeur 3 permet de générer un signal haut tout les 4 cycles d'horloge et produire régulièrement un signal d'interruption par exemple.

Reprenons le cas N=2. On a donc trois programmes : deux programmes "principaux" et un ordonnanceur. Nos deux programmes vont ici s'exécuter indépendemment l'un de l'autre, en utilisant des zones mémoires indépendantes pour stocker les données. On va donc se définir deux piles, appelons les pile0 et pile1. Il nous faut donc réserver deux espaces mémoires pour stocker ces piles et correctement les initialiser au démarrage de la machine. On va ici voir la phase d'initialisation comme une interruption <sup>4</sup>. Dans la phase d'initialisation, on va donc initialiser les deux piles puis faire un retour d'interruption. Pour que la machine puisse démarrer, par exemple, le premier programme au retour d'interruption, toute l'astuce consiste à empiler un contexte sur la première pile avec des valeurs arbitraires pour les registres A et B, et l'adresse de la première instruction du premier programme pour le PC. Faut-il ajouter quelque chose dans la pile1? En fait, il faut également initialiser la pile1 avec un contexte à dépiler : des valeurs arbitraires pour les registres A et B et l'adresse de la première instruction du programme1 pour le PC. Par exemple, à la fin de la phase d'initialisation, on aurait les piles et registre illustrés sur la figure 7.10. Sur cette figure, on voit également les trois variables globales utilisées par le séquenceur : current pour indiquer l'index du programme en cours d'exécution, et sp0 et sp1 qui contiennent les valeurs des pointeurs de pile des deux programmes.




FIGURE 7.10 – Etat des piles et des variables globales de l'ordonnanceur après la phase d'initialisation.

Ainsi, le seul travail de l'ordonnanceur va être de modifier le pointeur de pile entre la pile0 et la pile1. En effet, lorsqu'une interruption est levée, l'instruction INT sauvegarde le contexte sur la pile courante. La routine d'interruption de l'ordonnanceur change alors le pointeur de pile et

<sup>4.</sup> en pratique, le reset de la machine est une interruption.

déclenche un retour d'interruption qui a pour conséquence de dépiler un contexte depuis la pile du second programme. Le basculement de contexte est illustré sur la figure 7.11.




Figure 7.11 – Illustration du changement de contexte lorsque l'ordonnanceur est réveillé par une interruption.

### 7.4 Gérer plusieurs interruptions

Jusqu'à maintenant, nous avons présenté une architecture qui n'est capable de gérer qu'une seule interruption. En pratique, plusieurs périphériques peuvent solliciter le microprocesseur en même temps et les constructeurs ont travaillés sur des composants permettant la gestion de plusieurs interruptions. Un composant qui permet par exemple de gérer plusieurs interruptions est le composant Intel 8259A, *Programmable Interrupt Controller* (PIC). Ce composant peut gérer jusqu'à 8 interruptions et peuvent être cascadés pour augmenter le nombre d'interruptions gérées.

Le PIC permet d'ailleurs plusieurs choses :

- 1. gérer plusieurs interruptions,
- 2. gérer des interruptions imbriquées,
- 3. hierarchiser les interruptions en définissant des priorités,
- 4. masquer certaines interruptions d'un point de vue logiciel et d'un point de vue matériel

Tout d'abord, le PIC permet de hiearchiser les interruptions. En effet, pour un vrai micro-processeur, certaines interruptions sont plus importantes que d'autres. Par exemple, l'interruption la plus prioritaire est souvent un timer duquel dépends par exemple la gestion du multi-tâche par le système d'exploitation. La deuxième interruption la plus prioritaire est souvent l'interruption d'un clavier. Certains périphériques ont parfois des temps de réponse plus lentes que d'autres et on peut se permettre de prendre en charge leurs interruptions avec un certain délais et donc une priorité plus faible.

On va s'inspirer du composant d'intel pour étendre notre architecture et permettre la gestion de plusieurs interruptions. Tout d'abord, on va considérer plusieurs lignes permettant de signaler une interruption, notées IR0, IR1, ..., IR7. Nous allons considérer que ces lignes sont hierarchisées avec l'interruption IR0 plus prioritaire que IR7. En pratique, cela veut dire que si ces deux lignes sont actives simultanément, c'est l'interruption IR0 qui sera prise en charge.




FIGURE 7.12 – Composant inspiré de l'Intel 8259A permettant de prendre en charges plusieurs interruptions matérielles.

Le composant comprends 3 registres :

- le registre de masque, de 8 bits, IMR (*Interrupt Mask Register*) qui permet de masquer, depuis le logiciel, des interruptions,
- le registre de requête, de 8 bits, IRR (*Interrupt Request Register*) qui permet de savoir quelles interruptions sont levées,
- le registre d'état, de 8 bits, ISR (*Interrupt Service Register*) qui permet de savoir quelles interruptions sont actuellement prises en charge.

Lorsque le composant prendre en charge une interruption d'un niveau donné, il doit masquer les interruptions de ce niveau tant que la routine d'interruption n'est pas terminée. La priorité des interruptions étends ce masque à toutes les interruptions de niveau hierarchique inférieur. Par exemple, si l'interruption IR2 est prise en charge, alors les interruptions IR2, IR3, IR4, IR5, IR6 et IR7 seront masquées. Ce masquage est un masquage matériel mis en oeuvre avec des composants logiques. Ce masquage matériel est indépendant du masquage logiciel imposé par le registre IMR.

La logique de prise en charge d'une interruption est la suivante. Lorsqu'une interruption est levée, si elle n'est pas masquée, elle est notifiée dans le registre IRR. Le petit composante Piority indique en sortie la ligne la plus prioritaire parmi celles qui sont actives sur son entrée. Comme on l'a indiqué précédemment, on considère que les lignes IR0, IR1, ..., IR7 sont ordonnées par priorité décroissante (mais on aurait pu prévoir d'autres stratégies, par exemple avec des priorités tournantes). La sortie de ce composant permet d'indiquer laquelle des interruptions notifiées est la première à prendre en charge, et, si il y'en au moins une, signifier la demande auprès du processeur en mettant la ligne INTR à l'état haut.

Ensuite, c'est au processeur de prendre la main. Lorsqu'il est prêt à prendre en charge l'interruption, il le signale en mettant la ligne INTA à l'état haut. Comme nous l'avons vu lors de la prise en charge d'une seule interruption, le processeur aura pris soin de sauvegarder l'état du chemin de données pour pouvoir le restaurer en fin de routine d'interruption. Lorsque INTA passe à l'état haut, le registre ISR est mis à jour pour indiquer qu'une nouvelle interruption va être prise en charge. La connectique de ce registre est un peu particulière parce qu'il faut que notre composant soit capable de prendre en charge des interruptions imbriquées. Par exemple, si l'interruption IR2 est prise en charge et que l'interruption IR1 est levée, le composant doit pouvoir notifier l'interruption IR1 au processeur pour partir exécuter la routine d'interruption de IR1 qui est plus prioritaire que IR2. C'est la raison pour laquelle l'entrée du registre ISR est un OU logique bit à bit entre sa sortie actuelle et l'éventuelle nouvelle interruption à prendre en charge. La mise à jour de ce registre est réalisée par un front montant sur INTA.

La sortie du registre ISR permet de construire les signaux de masquage matériel M\_ISRO, M\_ISR1, ..., M\_ISR7 qui sont utilisées en entrée du composant pour déterminer si une interruption levée doit être considérée ou non.

La sortie du registre ISR permet également de déterminer l'adresse du vecteur d'interruption, c'est à dire l'adresse en mémoire centrale de la routine d'interruption à exécuter. On part du principe que les vecteurs d'interruptions sont placées en début de mémoire centrale, organisées comme des instructions de saut vers la routine d'interruption :

```
0x0000 JMP ISR0
0x0002 JMP ISR1
0x0004 JMP ISR2
0x0006 JMP ISR3
0x0008 JMP ISR5
0x000A JMP ISR6
```

Ce calcul est réalisé par l'encodeur de priorité, qui permet de déterminer l'interruption la plus prioritaire parmi celles actuellement prises en charge et le décalage de bit pour réaliser la multiplication par 2. Ici, l'encodeur de priorité est un peu différent du précédent. Sa sortie est le code binaire, sur 3 bits, de l'index entier de l'interruption la plus prioritaire.

Une fois que la routine d'interruption est terminée, il est nécessaire de le signaler par l'émission du signal de contrôle EOI (*End Of Interrupt*). Au niveau du circuit proposé, la transition à l'état haut de ce signal va déclencher la mise à jour du registre ISR, tout comme le passage à l'état haut du signal INTA avait également déclenché une mise à jour de ce registre. Cette fois-ci, cette mise à jour va permettre de mettre à jour le bit associé à l'interruption prise dans le registre ISR. L'entrée du registre ISR est un ET logique entre ce qu'il contenait et le mot EOIMask qui ne contient qu'un bit à l'état bas, celui de l'interruption qui était actuellement prise en charge. La mise à jour du contenu de ce registre va donc mettre à l'état bas le bit associé à l'interruption actuellement prise en charge.

### Annexe A

### Carte de référence

# Unité Arithématique et Logique (UAL)

### Instructions

Nom	Mnémoniane	Nh d'argiments	Onération	Oncode	
	Dan Lawrence	9			
Fin du programme	END	0	Arrête la machine	0 x 0 c	Code 11A1 $\begin{array}{ c c c c c c c c c c c c c c c c c c c$
Load A immédiat	LDAi	1	A := operande	0x10	(V)
Load A direct	LDAd	1	A := RAM[operande]	0x14	_
Store A	STA	1	RAM[operande] := A	0x1c	
Load B immédiat	LDBi	-	B := operande	0x20	Opcode $(U_3U_2U_1U_0)$ Opération
Load B direct	LDBd	1	B := RAM[operande]	0x24	$0000 \qquad S := A$
Store B	STB	1	[A] = [A]	0x2c	S :
					$0010 \qquad \qquad S := A \& B$
Add A	ADDA	0	A := A + B	0x30	$0011 \qquad \qquad S := A \mid B$
Add B	ADDB	0	B := A + B	0x34	0100 S := ! A
Sub A	SUBA	0	A := A - B	$0 \times 38$	$0101 \qquad \qquad S := ! B$
Sub B	SUBB	0	B := A - B	0x3c	$0110 \qquad \qquad S := A + B$
Mul A	MULA	0	$A := A \times B$	0x40	
Mul B	MULB	0	$B := A \times B$	0x44	S := A
Division de A par 2	DIVA	0	A := A / 2	0x48	$S \coloneqq A$
					$1010 \qquad S := A \times B$
And A	ANDA	0	A := A & B	0x50	S := A >>
And B	ANDB	0	$B:=A \ \& \ B$	0x54	
Or A	ORA	0	$A:=A\mid B$	0x58	Multiplexeur du micro-compteur
Or B	ORB	0	$B := A \mid B$	0x5c	MicroPC + 1
Not A	NOTA	0	A := A	09x0	CodeMCount Coopersons (CodeMux
Not B	NOTB	0	B :=! B	0x64	Files   Trop. 17   T
Branchement inconditionnel	$_{ m JMP}$	1	PC := operande	0x70	CodeMCount INTR&IF Z    CodeMux Opération
Branchement si A nul	JZA	1	$PC := \begin{cases} operande & \text{si } A = 0 \\ PC + 1 & \text{sinon} \end{cases}$	0x74	000 x x $\begin{vmatrix} & & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & & & \\ & $
Branchement si B nul	JZB	1	$PC := \begin{cases} \text{operande si B} = 0 \\ PC + 1 & \text{sinon} \end{cases}$	0x78	x x x 0 00 00 00 00 00 00 00 00 00 00 00
			•		100 1 $\times \parallel 00$ MicroPC := M

MicroPC := MicroPC + 1
MicroPC := @Adr
MicroPC := InstCode
MicroPC := MicroPC + 1
MicroPC := @Adr
MicroPC := @Adr
MicroPC := @Adr

# Instructions pour la pile

Nom	Mnémonique	Mnémonique Nb. d'arguments Opération	Opération	Opcode
Load SP immédiat	LDSPi	1	SP := operande	08x0
Load SP direct	$\Gamma$ DSPd	1	SP := RAM[operande]	0x84
Store SP	STSP	1	RAM[operande] := SP	0x8c
Incrémente le pointeur de pile	INCSP	0	SP := SP + 1	080
Décrémente le pointeur de pile	DECCSP	0	SP := SP - 1	0x94
Empiler A	PUSHA	0	RAM[SP] := A	0xp0
Depiler A	POPA	0	A := RAM[++SP]	0xb4
Sauvegarder A dans la pile	POKEA	1	RAM[SP+operande] := A	0xb8
Récupérer A dans la pile	PEEKA	1	A := RAM[SP + operande]	0xpc
Empiler B	PUSHB	0	RAM[SP] := B	0xc0
Depiler B	POPB	0	B := RAM[++SP]	0xc4
Sauvegarder B dans la pile	POKEB	1	RAM[SP+operande] := B	0xc8
Récupérer B dans la pile	PEEKB	1	$\mathbf{B} := \mathbf{RAM}[\mathbf{SP} + \mathbf{operande}]$	0xcc

## Sous-programmes

L'appel et le retour de routines (sous-programmes) s'effectuent par les instructions CALL et RET.

L'instruction CALL doit sauvegarder le compteur de programme (PC) sur la pile avant de brancher à l'adresse fournie par l'opérande. L'instruction RET dépile le compteur de programme (PC).


Nom	Mnémonique	Nb. d'arguments	Opcode
Appel de routine	CALL	1	0xa0
Retour de routine	RET	0	0xa8

### Interruptions

L'activation ou inactivation des interruptions dépendents du register Interrupt Flag: elles sont activiées si IF = 1 et désactivées sinon. L'activation des interruptions s'effectue par l'instruction STI ( $Set\ Interrupt$ ) et l'inactivation par l'instruction CLI ( $Clear\ Interrupt$ ).

L'architecture proposée ne supporte qu'une interruption. L'appel de la routine d'interruption s'effectue par l'instruction INT et le retour de la routine d'interruption par l'instruction RTI.

Nom	Mnémonique	Unémonique Nb. d'arguments Opcode	Opcode
Inactivation des interruptions	CLI	0	0 px 0
Activation des interruptions	STI	0	0xd4
Appel de l'interruption	INI	0	0xe0
Retour de l'interruption	RTI	0	0xe8



### Bibliographie

Algorithmes d'arithmétique binaire http://www.ecs.umass.edu/ece/koren/arith/simulator/.

Online video lectures, mit 6.004, chris ternam https://www.youtube.com/user/Cjtatmitdotedu.

Description des niveaux de tension pour coder des niveaux logiques et acronymes des composants logiques http://www.interfacebus.com/voltage\_threshold.html.

IEEE Standard for Floating-Point Arithmetic. IEEE Std 754-2008, pages 1–70, Aug 2008. doi: 10.1109/IEEESTD.2008.4610935.

Alfred V. Aho, Monica S. Lam, Ravi Sethi, and Jeffrey D. Ullman. Compilers: Principles, Techniques, and Tools (2nd Edition) 2nd Edition. Addison Wesley, 2006.

Joelle Delacroix Alain Cazes. Architecture des machines et des systèmes informatiques, 4ième édition. Dunod, 2003.

David Patterson and John Hennessy. Computer organization and designed: the hardware/software interface, 3rd edition. Morgan Kaufmann, 2007.

Andrew Tanenbaum. Architecture de l'ordinateur, 4ième édition. Dunod, 2001.